[发明专利]半导体结构、半导体晶片及其制造方法

说明书

技术领域

本发明是有关于一种集成电路，特别是有关于一种具有半导体基板的集成电路及其制造方法。

背景技术

众所周知，大部分集成电路是形成在晶片上，如半导体晶片，其中代表性地为硅晶片。近十年来，所使用的晶片的直径由原本的二英寸演变至八英寸、十二英寸，甚至直径为300厘米的晶片。

目前大部分的集成电路被制造在八寸的晶片上，而大部分的新型加工设备被设计用来将集成电路形成在十二寸的晶片上。

由于晶片上所使用到的区域是圆形面积中所能包含的最大矩形面积，因此当晶片直径增加50％时(由八英寸增加至十二英寸)，能用来制造集成电路的矩形面积会增加至两倍以上。

另一个集成电路装置的加工发展趋势是其封装技术。

随着表面粘结封装及低剖面封装等封装技术的产生，在一部分封装加工中，晶片被进一步研磨以减少晶片的厚度。

基于上述，如何制造出具有高表面积及低厚度的晶片，在半导体加工中逐渐成为重要的研究课题之一。这些研究包括在加工集成电路时，在晶片上形成多个膜层时给晶片造成的压缩应力、或拉伸强度。形成的膜层包括介电层(例如层间介电层(inter-layer dielectric、ILD)、金属间介电层(inter-metaldielectric、IMD))、蚀刻停止层、及保护层等)、传导层(例如掺有杂质的多晶硅层、及金属内连结层。

当集成电路装置具有七、八、甚至更多层的金属内连结层时，加上搭配的层间介电、蚀刻停止层、及保护层，必需形成20甚至更多的膜层于该晶片之上。

然而，如此多的膜层集合起来施加在该薄型化晶片上的应力将造成该晶片产生显著的翘曲，也同时会影响将要形成的集成电路装置。

请参照图1A，该图表示了形成于晶片2上的膜层4施加给该晶片2的应力使得该晶片2翘曲的情况。如上所述，这些膜层在作为底层的晶片2上逐渐累积应力，使得晶片翘曲。另外，图1A的虚线6表示的是一般未翘曲的晶片2的轮廓；图示的翘曲程度是夸张的表示，其目的是表现形成于晶片上的膜层对晶片所产生的翘曲效果。

经过连续加工后的晶片被分割成多个独立的芯片，因此所形成的芯片同样被应力影响。图1B表示了在芯片8上成形的膜层4的应力使得该芯片8翘曲的情况。一般未翘曲的芯片8轮廓如虚线10所示；图示的翘曲程度是夸张的表示，其目的是表现形成于芯片上的膜层对芯片所产生的翘曲效果。

形成于晶片上的膜层所导致的翘曲会产生一些不利的影响。其中之一就是增加晶片处理的困难度及晶片在连续的加工下被损坏的可能性。

此外，该翘曲的晶片8会直接影响到形成于其上的电子装置的电性性质。众所周知，过度的应力(由晶片8翘曲产生)会对MOS晶体管内的半导体膜层的电荷载体的迁移率(mobility)造成不利的影响。

因此，为满足目前半导体元件加工上的需求，发明出避免晶片翘曲的结构及加工方法，是半导体技术的研发重点之一。

发明内容    

本发明的目的是提供一种半导体结构及晶片，具有应力调整层，能够有效避免晶片翘曲，保持集成电路的效能。

本发明的目的是这样实现的：一种半导体结构，包含：半导体基板，其厚度大体小于150μm，该半导体基板具有第一表面及第二表面；应力调整层形成在该基板的第一及第二表面其中之一上，以大体补偿或平衡该半导体基板的应力；以及形成于该第一表面上的多个的接合垫。

本发明的另一目的是这样实现的：一种半导体晶片，其厚度大体小于150μm，包含：第一及一第二表面；在该第一表面上形成的多个的薄膜，其中该多个的薄膜在该半导体晶片上累积应力；以及应力调整层，其形成于该第一及第二表面其中之一上，并补偿或平衡该施加在半导体晶片上的该应力。

本发明的再一目的是这样实现的：一种形成半导体结构的方法，具有如下步骤：提供具有第一表面及第二表面的半导体基板，其中该半导体基板的厚度大体小于150μm；在该基板的第一表面上形成有多个膜层，该多个膜层在该半导体基板上施加应力；以及，在该第一表面及第二表面其中之一上形成应力调整层，并补偿或平衡该多个膜层施加在半导体晶片上的该应力。

为使本发明的上述目的、特征能更明显易懂，下文特例举了较佳实施例，并配合附图，详细说明如下：

附图说明

图1A是表示现有半导体晶片因应力而翘曲的剖面示意图。

图1B是表示现有半导体芯片因应力而翘曲的剖面示意图

图2A～图2C是表示本发明的实施例所述的包含应力调整层的晶片的制造流程剖面示意图。