[发明专利]全电压范围输入和输出的运算放大器

说明书

技术领域

本发明关于电子技术，特别关于一种全电压范围输入和输出的运算放大器。

背景技术

图1所示为传统全电压范围输入和输出的运算放大器(rail-to-rail class-ABoperational amplifier)。如该图1所示，该运算放大器由N型晶体管(NMOS)N1、N2构成的差动对(differential pair)与P型晶体管(PMOS)P1、P2构成的差动对并联作为输入。两者的输出电流则利用晶体管N5、N6、N7、N8、P5与P6所构成的合成电路(summing circuit)相加合成，并在A点输出。之后，A点的电压再推动由晶体管N9、N10、N12、N13、N14、P10、P11与P12所构成的class AB输出极(output stage)作为运算放大器的输出，以便获得很大的电流源(currentsource)输出与抽取(sink)能力。

这种全电压范围输入和输出的运算放大器的增益(gain)极大，不容易补偿。通常需要用到较大的补偿电容。而且电流路径也非常多。例如，PMOS差动对需要用一条电流耗电路径；NMOS差动对需要用一条电流耗电路径。而接受两组差动对输出而产生A点电压输出的合成电路需要多耗掉晶体管N6以及N8的两条电流路径。而输出级又须要耗掉晶体管P10、P11与P12三条电路路径。因此，单一运算放大器需耗掉七条电流耗电路径。所以这种全电压范围输入和输出的运算放大器的耗电流多。非常不方便使用在低耗电的电路。

图2为美国公告专利第5,311,145号，发明名称为“Combinationdriver-summing circuit for rail-to-rail differential amplifier”(整合驱动合成电路的全电压范围输入和输出的运算放大器)的代表图。如该图所示，这种全电压范围输入和输出的运算放大器是由N型晶体管QI3、QI4构成的差动对与P型晶体管QI1、QI2构成的差动对并联作为输入。两个差动对的输出电流则利用晶体管QS1、QS2、QS3、QS4、QS5、QS6、QS7、QS8所构成的合成电路相加合成输出给class-AB控制架构电路(晶体管QD1与QD2)，再推动由晶体管QO1与QO2所构成的输出晶体管作为运算放大器的输出，以便获得很大的电流源输出与抽取能力。

这种全电压范围输入和输出的运算放大器已经将class-AB控制架构电路和合成电路串在一起藉以减少耗电路径。此运算放大器扣掉输入级晶体管QI5和QI6的电流控制电路，以及晶体管QD1和QD2的偏压产生电路，晶体管QD3、QD4、QD5、QD6、QD7、QD8和IDB，剩下的为运算放大器的主电路。而主电路所需要的耗电路径分别为晶体管QI1、QI2所构成的一条电流路径、晶体管QI3、QI4所构成的一条电流耗电路径、合成电路所需要的两条电流路径(Is一条电流路径和晶体管QD1与QD2构成的另外一条电流路径)、以及输出晶体管QO1与QO2所构成的一条电流耗电路径。所以整个运算放大器的主电路便需使用五条电流耗电路径。较先前技术一所需的耗流路径少掉了两条。而这种全电压范围输入和输出的运算放大器还不够省电，所需的晶体管数也比较多且面积较大。

发明内容

有鉴于上述问题，本发明的目的是提出一种面积小、耗电低、输入输出范围广的全电压范围输入和输出的运算放大器。

为达成上述目的，本发明全电压范围输入和输出的运算放大器包含一第一差动对单元，接收一对差动信号并产生一第一控制信号；一第二差动对单元，接收前述差动信号并产生一第二控制信号；以及一输出级，接收前述第一控制信号与前述第二控制信号后，产生一输出电压。

其中该第一差动对单元包含一第一主动负载，一端连接于一工作电压；一第一晶体管差动对，其栅极分别接收前述差动信号，漏极连接于前述第一主动负载、且源极互相连接；以及一第一电流源，一端连接于前述第一晶体管差动对的源极、另一端接地。

其中该第二差动对单元包含一第二电流源，一端连接于前述工作电压；一第二晶体管差动对，其栅极分别接收前述差动信号，源极互相连接并连结于前述第二电流源的另一端；以及一第二主动负载，一端连接于前述第二晶体管差动对，另一端接地。