[发明专利]外围组件互连总线测试系统及方法

说明书

技术领域

本发明涉及一种外围组件互连(Peripheral Component Interconnect简称PCI)总线(bus)测试系统及方法，尤其涉及一种通过信号波形测试外围组件互连总线的方法。

背景技术

目前，公知的外围组件互连总线的测试方法，是利用软件测试硬件的方式实现，例如，使用外围组件互连测试卡，通过上层软件操作执行对测试卡的操作，进而依照反馈情况来实现对外围组件互连总线的检测。其实，这种测试方式是通过软件层面来测试硬件层面，因此，在测试上存在一定的不足。由于计算机是通过数字信号进行数据传输，因此，只要数据能够正确传输，则可判断此硬件不存在问题。

实际上，硬件可能存在一些瑕疵，只是由于没有达到不合格的临界值而没有被检测出。如果在一些恶劣的环境下，例如高温、高电磁干扰等，瑕疵则可能转变为硬件质量问题。因此，公知技术还提出了一种通过测量硬件信号波形并进行分析，进而发现硬件所存在的潜在问题。对于外围组件互连总线，通常是使用示波器观察发现外围组件互连插针上的电平信号，并通过示波器的输出以分析波形及判断外围组件互连总线的信号质量。

但是由于外围组件互连总线协议的复杂性，外围组件互连总线执行数据交易时会经过一系列的动作，例如，起始化、握手信号、数据传输等，因此，从示波器仅能看到大量快速变化的波形，如果想进而从其输出波形中解读外围组件互连总线的动作，并由此判断外围组件互连总线的传输情况，是极其困难的。

发明内容

为了解决上述公知技术中的问题与不足，本发明的目的在于提供一种外围组件互连(PCI)总线测试系统及方法，以实现精确、有效地对外围组件互连总线进行质量测试。

为实现上述目的，本发明所提供的一种外围组件互连总线测试系统，应用于外围组件互连测试卡中，外围组件互连测试卡包含有静态随机存储器，其中测试系统包含：分离模块、示波器及比较器；其中，分离模块系分解外围组件互连总线信号中的数据交易动作，除去干扰波形的交易动作，以分离出单独的数据操作动作。示波器采集该数据操作动作，以显示特定波形。比较器则比对示波器输出的特定波形与外围组件互连总线的规范波形，以分析外围组件互连总线信号。

本发明的测试系统还可以包含映射模块及操作模块，其中映射模块可以映射静态随机存储器为一物理内存，以执行外围组件互连总线的数据通信，操作模块对静态随机存储器执行各种符合外围组件互连总线协议规范的操作。

此外，本发明所提供的一种外围组件互连总线测试方法，应用于外围组件互连测试卡中，此测试方法包含以下步骤：映射外围组件互连测试卡的静态随机存储器为一物理内存，以执行外围组件互连总线的数据通信；对静态随机存储器执行各种符合外围组件互连总线协议规范的操作；分解外围组件互连总线信号中的数据交易动作，除去干扰波形的交易动作，以分离出单独的数据操作动作；采集数据操作动作，并对应显示一特定波形；以及，比对此特定波形与外围组件互连总线的规范波形，以分析外围组件互连总线信号。

本发明的外围组件互连总线测试系统及方法是通过分离其总线信号中的一些波形干扰交易动作，获得单独的外围组件互连总线数据交易动作，进而得到比较理想的数据波形。此外，通过将精确反映外围组件互连总线信号的理想波形与规范波形标准进行比对，进而可准确地判断此设备硬件质量的好坏。

附图说明

图1为本发明的外围组件互连总线测试系统的系统方框图；

图2为本发明的外围组件互连总线测试方法的步骤流程图；以及

图3为测试外围组件互连总线的读循环的波形时序图。

其中，附图标记说明如下：

10外围组件互连测试卡

12静态随机存储器

14映射模块

16分离模块

18操作模块

20示波器

22比较器

具体实施方式

以下，将结合附图部分对本发明的较佳实施方式作详细说明。

请参考图1，此图表示了本发明的外围组件互连总线测试系统的系统方框图。如图所示，外围组件互连总线测试系统应用于外围组件互连测试卡10中，其中，测试卡10本身带有静态随机存储器12。这里，通过映射模块14将静态随机存储器12映射为系统的物理内存，并设置此段内存属性为可写，以及对静态随机存储器12中的内容进行保护。由此，则可以使用此段静态随机存储器12执行外围组件互连总线的数据通信。