[发明专利]存储单元的测量电路和读取方法有效
申请号: | 200610163904.1 | 申请日: | 2006-09-30 |
公开(公告)号: | CN101145397A | 公开(公告)日: | 2008-03-19 |
发明(设计)人: | T·柯恩;T·米科拉杰克;J·-M·施利 | 申请(专利权)人: | 奇梦达闪存有限责任公司;奇梦达股份公司 |
主分类号: | G11C16/26 | 分类号: | G11C16/26 |
代理公司: | 北京康信知识产权代理有限责任公司 | 代理人: | 余刚;李丙林 |
地址: | 德国德*** | 国省代码: | 德国;DE |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储 单元 测量 电路 读取 方法 | ||
技术领域
在电可写和可擦除存储器中区分为易失性和非易失性存储单元。例如在图1中所示的所谓电荷捕获存储单元100也属于非易失性存储单元,所述电荷捕获存储单元可以用在虚地NOR结构中,并且在MOS场效应晶体管(MOS FET)的基础上如下修改其结构,即栅极绝缘层例如具有带有三个层141、142和143的层堆叠130。典型地,所述三个层中的不导电的中间层142被设置用于捕获和存储载流子,而外面的边界层141和143阻止载流子从也被称为存储层142的中间层142流出。
背景技术
在存储单元100的情况下,可以借助于适当的编程运行方式把载流子以定义的方式引入到所述存储层142中,以便改变读运行中存储单元100的电特性。借助于这种对存储单元100的编程来达到存储单元100的不同的电荷状态,这些不同的电荷状态可以等效地被分配给不同的逻辑状态,并且在存储器100的适当的读运行中还可以被重新读取。
当在存储单元100的读运行中在控制栅144与衬底101之间施加电压时,跟存储单元100的在存储层142中不存在电荷的状态相比,存储层142中电荷的存在改变沟道区150中的垂直电场。跟在未被充电的存储层142情况下的运行特性相比,在被充电的存储层142的情况下由所施加的电压和载流子的电场而得出的在沟道区中的垂直电场改变存储单元100的运行特性。例如,这由以下方式来表明,即在引入负的载流子时这种被修改的MOS FET装置的转移特性曲线的截止电压VT被推移到较高的值。在引入正的载流子时得出相应较低的截止电压。
以这样的方式所构造的存储单元100也被称为SONOS(半导体氧化物氮化物氧化物半导体存储单元(semiconductor-oxide-nitride-oxide-semiconductor))。
在这种存储单元100的情况下,边界层141、143通常被实施成氧化物,而存储层142通常被实施成半导体材料的氮化物,所述半导体材料通常是硅。
除了其它的方法以外,电荷捕获存储单元还借助于所谓的热电子(沟道热电子,CHE)通过以下方式被编程,即在编程时向存储层142中引入电子,并且可以例如利用所谓的热空穴(Hot-Hole)通过以下方式被擦除,即借助于带正电的空穴(Hole)补偿存储层中的带负电的电子。
为具有与编程过程反向地被施加的读电压的特定运行方式(反向读)所设置的、并且具有与这种运行方式相匹配的边界层厚度的SONOS存储单元通常被称为NROM存储单元100。所述NROM存储单元100在第一源/漏区110和第二源/漏区120方面典型地对称地被构成。所述NROM存储单元100可以以至少两种不同的运行方式运行,从中可以导出至少两个电参量。这些运行方式典型地在电压方向方面相区别,所述电压在读取和编程所述存储单元100时被施加在源/漏区110或者120上。
借助于这两种运行方式能够以四个不同的电荷状态对所述存储单元100进行编程,并且从而存储两个位,因为在编程运行时以从第一源/漏区110向第二源/漏区120的第一运行方向将存储层142中的电荷存储在位于第二源/漏区120附近的第二电荷存储区132中,并且在对称相反的运行时以第二运行方向、也即从第二源/漏区120向第二源/漏区110将存储层142中的电荷存储在位于第一源/漏区110附近的第一电荷存储区131中。在读取时,可以如此地运行存储单元100,使得所导出的电参量特别灵敏地对电荷存储层142的两个电荷存储区131或者132之一中存在的电荷反应,并且从而可以定义例如四个不同的逻辑状态用于存储两个位。
然而,当在以第二运行方向运行存储单元100中读取电参量以检测在位于存储单元100的第二源/漏区120附近的第二电荷存储区132中的电荷量时,将电荷引入例如位于这种存储单元100的第一源/漏区110附近的第一电荷存储区131中引起改变,并且相应地反之亦然。
在位于两个源/漏区110、120附近的存储层142中的电荷量的差别越大,这种所谓的串扰起的作用越强。借助于适当的运行参数(例如在源/漏区110、120之间较高的电压)来降低这种串扰。然而随着技术进一步发展,有效沟道长度越来越小并且从而在单元两侧的电荷之间的物理距离越来越小。这导致较强的串扰。因此应当考虑到将来这种串扰会以更强的程度在运行时(特别是在读取时)引起问题。
如在US 2005-0195650 A1中所说明的那样,可以借助于改变存储单元的运行来防止这种串扰或者说强烈地降低这种串扰。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于奇梦达闪存有限责任公司;奇梦达股份公司,未经奇梦达闪存有限责任公司;奇梦达股份公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200610163904.1/2.html,转载请声明来源钻瓜专利网。