[发明专利]半导体器件的高电压发生器件

说明书

相关申请的交叉引用

本申请要求享有2006年9月29日提交的韩国专利申请No.10-2006-96175的优先权，其整体并入作为参考。

技术领域

本发明涉及半导体器件，并且更加具体地，涉及半导体器件中的高电压发生器，其能够在活动操作(active operation)期间减少操作电流。

背景技术

通常，半导体存储器件的电源可以分为外部电源或内部电源。

外部电源将包括Vext(外部电压)、Vss(接地电压)、Vref(输入基准电压)、VextQ(静噪外部电压)等等。内部电源将包括Vpp(字线使能电压)、Vbb(单元阵列本体(bulk)偏压)、Vint(内部操作电压)等等。

与此同时，大多数DRAM之内的单元块被设计以具有相互耦合的一个晶体管和一个单元电容器。单元晶体管通常使用NMOS晶体管，这归因于它们在面积和电流驱动能力方面的优点。为了从单元读取逻辑高数据和将其写入到单元中，比数据电压高的电压被施加到单元晶体管的栅极。用于驱动单元晶体管的电压通常被称作“高电压Vpp”。

图1是半导体器件中的传统高电压发生器的电路图。

参考图1，半导体器件的高电压发生器10包括第一高电压泵单元20、第二高电压泵单元30和振荡器40。

通过在下面的例子中显示第一高电压Vpp1的生成来描述半导体器件的高电压发生器10的操作。

如果根据半导体器件中的ROM中存储的定时激活使能信号EN，则振荡器40被使能并生成时钟信号CLK1和CLK2。

从第一高电压泵单元20输出的高电压Vpp1由电阻器R1和R2分担。比较器22比较分压Va和从基准电压发生器23生成的基准电压Vref，并且生成缓冲器使能信号en1。

第一缓冲器24响应缓冲器使能信号en1而被激活，并且输出与时钟信号CLK1同步的泵使能信号P-en1。

第一高电压泵21响应泵使能信号P-en1而将高电压Vpp1提高到特定电压电平。

图2显示了几个波形信号，用于图示图1的操作。

参考图2，半导体器件的高电压发生器件10在器件的活动操作时间OP TIME期间持续生成时钟信号CLK1和CLK2。生成的时钟信号CLK1和CLK2被传送到高电压泵单元20和30，并且参与抽运(pumping)操作。然而，高电压泵单元20和30操作的时间实质上不是总的活动操作时间OP TIME，而是每个操作模式的初始时间，亦即程序操作的初始抽运时间A或读取操作的初始抽运时间B。这样一来，振荡器40就在活动操作时间OP TIME期间被不必要地使能以生成时钟信号CLK1和CLK2，所以浪费了电能。

发明内容

本发明针对半导体器件的高电压发生器，其能够以这样的方式减少用于在没有执行抽运操作的活动操作时间期间操作振荡器的电流：使用使能信号控制振荡器以使能高电压泵，以便振荡器仅当高电压泵中的一个或多个在器件的活动操作时间期间执行抽运操作时才生成时钟信号。

在一个实施例中，半导体器件的高电压发生器包括第一高电压泵单元、第二高电压泵单元和时钟信号发生单元。第一高电压泵单元比较第一高电压和第一基准电压以生成第一使能信号，并且响应第一使能信号和第一时钟信号而执行抽运操作以生成第一高电压。第二高电压泵单元比较第二高电压和第二基准电压以生成第二使能信号，并且响应第二使能信号和第二时钟信号而执行抽运操作以生成第二高电压。当第一使能信号和第二使能信号中的至少一个被使能时，时钟信号发生单元响应第一使能信号和第二使能信号而生成第一时钟信号或第二时钟信号。

在另一个实施例中，半导体器件的高电压发生器包括多个高电压泵单元和时钟信号发生单元。所述多个高电压泵单元比较多个高电压中的一个和基准电压以生成多个使能信号中的一个，并且响应所述多个使能信号中的一个和时钟信号而执行抽运操作以生成所述多个高电压中的一个。时钟信号发生单元编码所述多个使能信号。如果使能信号中的至少一个被使能，则时钟信号发生单元生成时钟信号，并且如果所有的使能信号都被使能，则时钟信号发生单元禁用。