[发明专利]FPGA、FPGA配置、调试系统和方法

权利要求书

1.一种现场可编程门阵列(FPGA)，具有待测逻辑单元，并包括：

探测信号选择单元，用于从所述待测逻辑单元中的多个探测点中选择至少一个探测点，并获取所述探测点处的探测信号；以及

高速串行收发机，用于将所述探测信号转变为高速串行的信号并且发送到外部。

2.根据权利要求1所述的现场可编程门阵列，还包括：

探测信号转换单元，当所述探测信号与所述高速串行收发机不匹配时，将所述探测信号转换为与所述高速串行收发机匹配的信号。

3.根据权利要求1或2所述的现场可编程门阵列，其中，所述高速串行收发机还接收激励信号，所述FPGA还包括：

激励信号选择单元，用于选择所述高速串行收发机接收到的激励信号或者其它信号源的信号，施加到所述待测逻辑单元。

4.根据权利要求3所述的现场可编程门阵列，还包括：

激励信号转换单元，当所述高速串行收发机接收到的激励信号与所述激励信号选择单元不匹配时，将所述激励信号转换为与所述激励信号选择单元匹配的信号。

5.根据权利要求2所述的现场可编程门阵列，其中，所述探测信号转换单元转换所述探测信号的宽度和时钟。

6.根据权利要求4所述的现场可编程门阵列，其中，所述激励信号转换单元转换所述激励信号的宽度和时钟。

7.根据权利要求1-6中任何一项所述的现场可编程门阵列，其中，所述高速串行收发机将高速串行的信号转变为低速并行的信号。

8.一种用于调试现场可编程门阵列的系统，包括：

根据权利要求1-7中任何一项所述的FPGA；以及

分析装置，用于接收所述高速串行收发机发出的信号并进行分析。

9.根据权利要求8所述的用于调试现场可编程门阵列的系统，其中，所述分析装置还向所述高速串行收发机发送激励信号。

10.一种用于调试现场可编程门阵列的方法，所述现场可编程门阵列包括待测逻辑单元，所述方法包括以下步骤：

探测所述待测逻辑单元中的至少一个探测点处的探测信号；

将所述探测信号转变为高速串行的信号，发送给外部的分析装置；以及

对所述信号进行分析。

11.根据权利要求10所述的用于调试现场可编程门阵列的方法，还包括以下步骤：

将激励信号以高速串行信号的方式输入所述现场可编程门阵列；

将所述高速串行的激励信号转变为低速并行的激励信号；以及

将所述激励信号施加到所述待测逻辑单元。

12.根据权利要求10或11所述的用于调试现场可编程门阵列的方法，其中，所述对所述信号进行分析的步骤包括根据所述信号和所述激励信号分析所述待测逻辑单元的逻辑是否正确。

13.一种FPGA配置数据产品，当被装载到FPGA中时可以使该FPGA具有以下功能模块：

探测信号选择单元，用于从所述FPGA的待测逻辑单元中的多个探测点中选择至少一个探测点，并获取所述探测点处的探测信号；以及

高速串行收发机，用于将所述探测信号转变为高速串行的信号并且发送到外部。

14.一种配置FPGA的方法，包括将配置数据装载到FPGA中，以使该FPGA具有以下功能模块：

探测信号选择单元，用于从所述FPGA的待测逻辑单元中的多个探测点中选择至少一个探测点，并获取所述探测点处的探测信号；以及

高速串行收发机，用于将所述探测信号转变为高速串行的信号并且发送到外部。

15.根据权利要求14所述的方法，其中，所述高速串行收发机还接收激励信号，所述方法进一步包括将配置数据装载到FPGA中以使所述FPGA具有以下功能模块：

激励信号选择单元，用于选择所述高速串行收发机接收到的激励信号或者其它信号源的信号，施加到所述待测逻辑单元。