[发明专利]嵌入式芯片封装结构

说明书

技术领域

本发明有关于封装技术领域，特别是有关于一种具有较佳的散热效能的嵌入式芯片封装结构。

背景技术

随着集成电路技术的发展，高性能微处理器封装的设计越来越具有挑战性。未来的微处理器将有更多的信号引脚；引脚阻抗及引脚间串扰的控制要求更加严格；更大的功耗和更好的散热。对微电子封装而言，其电气性能和发热管理为两个主要挑战。电气上，封装要最大限度地保证信号完整性和半导体器件的工作频率，这项任务通常由于封装设计引入到器件-封装-主板的过大的总感抗而变得难以完成。另一方面，封装也负责半导体芯片所在区域的散热工作。

除去电气与散热的考虑，越来越小的最终产品要求封装尺寸减小并容许更密的输入输出连接。未来的微处理器还可能要求同一封装集成多个芯片、光电部件；部件间距最小化；部件间内连接数量的最大化；更苛刻的信号时序、阻抗匹配和噪声控制。综上述，现有的封装技术如FCPGA(flip-chip pin grid array)已不能满足要求。

为解决目前的封装技术所面临的瓶颈，英特尔(Intel)公司发展出一种称作「无凸块嵌入式封装(Bumpless Build-Up Layer，以下简称为BBUL)」技术，其与传统封装基本工艺主要不同之处在于BBUL不以微细锡球(solderball)与基板电气相连，而是直接将芯片(die)直接嵌入在基板上，与基板上的铜导线直接连接。

图1至图7绘示的是已知BBUL封装技术的简单示意图。如图1所示，首先提供一基材10，其具有一上表面10a以及一下表面10b。接着，如图2所示，在基材10中形成一贯穿上表面10a以及下表面10b的贯穿孔12。

然后，如图3所示，在基材10的下表面10b贴上一层胶带14，其具有一黏着层13，使胶带14得以黏着在基材10的下表面10b。此时，胶带14与先前形成的贯穿孔12构成一凹穴15。

如图4所示，接着，将一芯片20的主动面20a朝下置于凹穴15中，其中芯片20的主动面20a上设有复数个连接垫22，且芯片20的底面20b则朝上，并与基材10的上表面10a切齐。芯片20利用黏着层13固定在胶带14上。

接着，如图5所示，在基材10与芯片20之间的间隙内填入填充胶30，使芯片20得以固定在基材10中。然后，如图6所示，将胶带14撕除，暴露出芯片20的主动面20a。

最后，如图7所示，在基材10的下表面10b以及芯片20的主动面20a表面积层布线，形成金属内连线层40，包括介电层42、介电层44、介电层46、形成在各介电层中的金属导线、防焊阻剂层48以及锡球49。

从目前的技术角度来看，BBUL在进行表面积层布线工序中容易出现瑕疵，例如，工艺中需使用胶带支撑，在撕除胶带14后，芯片20的主动面20a上的连接垫22可能会发生残胶问题，这样会严重影响到成品的优良率。一旦成品优良率受到影响，采用BBUL封装技术设计的处理器产品在成本上，将远远超过目前的处理器产品。

此外，由于半导体芯片、填充胶30和基材10之间存在热膨胀系数(Coefficient of thermal expansion，CTE)的差异，所以在进行表面积层布线的时候可能会引起布线的龟裂现象。再者，利用已知BBUL封装技术所形成的封装体，其散热效能也有待改进。由此可知，已知BBUL封装技术仍有许多缺点需要克服与改进。

发明内容

本发明的目的在于提供一种嵌入式芯片封装结构，以解决上述已知技艺的缺点与问题。

本发明的目的是这样实现的，一种嵌入式芯片封装结构，该封装结构包含有：

一双面基板，该基板包含有一中间介电层、一第一金属层设于该中间介电层的第一表面上，一第二金属层设于该中间介电层的第二表面上；

一凹穴，形成在该第二金属层以及该中间介电层中，且该凹穴的底部为该第一金属层；

一芯片，设置于该凹穴内，该芯片的底面与该第一金属层热接触；

一增层材料层，覆盖在该第二金属层上以及该芯片的主动面上，且该增层材料层填入该芯片的侧边与该中间介电层之间的间隙；

至少一内连结线层，形成在该增层材料层上，并通过至少一接触插塞与设在该芯片的主动面上的连接垫电气连结；

其中该芯片在操作时所产生的热，可经由该第一金属层，直接快速的以传导方式传至外界。

该中间介电层包含有玻璃纤维或树脂。

另包含有一黏着层设于该芯片的底面与该第一金属层之间。

该黏着层包含有导热胶。

该增层材料层包含有ABF增层材料、环氧树脂或prepreg(纤维预浸布)绝缘材。