[发明专利]一种实现可编程逻辑器件成功下载指示的装置及方法

说明书

技术领域

本发明涉及可编程逻辑器件的应用技术领域，尤其涉及一种实现可编程逻辑器件成功下载指示的装置及方法。

背景技术

随著可编程逻辑器件密度的提高，数字器件设计人员在进行大型设计时，既灵活又容易，而且产品可以很快进入市场。许多设计人员已经感受到可编程逻辑器件容易使用、时序可预测和速度高等优点。

在现代数字电路系统中，尤其在通信系统设备领域，可编程逻辑器件得到了广泛的应用。可编程逻辑器件主要分为CPLD/EPLD和FPGA，但是，CPLD/EPLD芯片本身没有像FPGA一样的下载指示信号(如XilinxFPGA的DONE管脚用以标识芯片是否成功下载逻辑)。CPLD/EPLD通常采用JTAG方式下载，下载完成后，系统上电，CPLD/EPLD是否烧结成功或者正常运行，并没有明显的标识，这就给大批量生产的数字设备的生产和维修带来了不必要的麻烦。

发明内容

本发明的目的在于提供一种实现可编程逻辑器件成功下载指示的装置及方法，用于标识可编程逻辑器件的下载是否成功。

为实现本发明的目的，本发明提供一种实现可编程逻辑器件成功下载指示的装置，方案如下：

一种实现可编程逻辑器件成功下载指示的装置，包括一片可编程逻辑器件芯片，其特征在于，在所述芯片的一个电源端和一个管脚之间还串接有一个发光二极管和一个限流电阻，其中所述管脚的输出信号是由所述芯片的内部逻辑赋值，在未成功下载而加电运行时为高阻状态，发光二极管未通；成功下载后赋值为“0”或“1”，发光二极管导通，通过发光二极管通断标识逻辑是否下载成功。

为实现本发明的目的，本发明还提供一种实现可编程逻辑器件成功下载指示的方法，其特征在于，包括：

提供一片可编程逻辑器件芯片；

在所述芯片的一个电源端和一个管脚之间串接一个发光二极管和一个限流电阻，

其中，所述管脚的输出信号由所述芯片的内部逻辑赋值，在未成功下载而加电运行时为高阻状态，成功下载后赋值为“0”或“1”。

上述装置和方法中所述管脚为所述芯片闲置的管脚。

上述装置和方法中所述的发光二极管的负端连接于所述管脚，正端经由所述限流电阻连接至电源正端，其中所述管脚的输出信号在成功下载后由内部逻辑赋值为“0”；或者将所述发光二极管的负端连接于电源地端，正端经由所述限流电阻连接至所述管脚，其中所述管脚的输出信号在成功下载后由内部逻辑赋值为“1”。

上述装置和方法中所述的芯片为CPLD/EPLD芯片。

本发明提出的利用发光二极管指示可编程逻辑器件的下载是否成功的装置和方法，简单易行，成本低廉，提高了数字系统的可生产性和可测试性。

附图说明

图1为CPLD/EPLD下载指示硬件连接结构示意图

图2为CPLD/EPLD下载指示另一中硬件连接结构示意图

图3为典型发光二极管的V-I特性曲线图

具体实施方式

实施本发明所需要的硬件，包括一片CPLD/EPLD芯片，用于完成数字系统逻辑功能；一只发光二极管LED，用以指示CPLD/EPLD下载是否成功；一只起限流作用的电阻R1。图1和图2为本发明用以指示CPLD/EPLD成功下载的必要硬件连接示意图。图1中，所述发光二极管的负端连接于所述管脚，正端经由所述限流电阻连接至电源正端；图2中，所述发光二极管的负端连接于电源地端，正端经由所述限流电阻连接至所述管脚。

在主要功能逻辑语句之外，定义一个输出信号，采用组合逻辑语句赋值为“0”或“1”，驱动一个CPLD/EPLD的闲置IO管脚进行输出，并在外部电路与发光二极管进行连接，分别如图1和图2所示。由于CPLD/EPLD的IO端口在未成功下载而加电运行时为高阻状态，对于外部电路相当于开路，二极管处于关断状态；而在成功下载之后，由于IO管脚以内部逻辑赋予的低电平或高电平输出，则满足二极管的正向导通压降而发光，以此来明显指示CPLD/EPLD是否已经成功下载。

根据发光二极管的伏安特性，为了避免正向电流值超过发光二极管的最大允许工作电流而导致二极管烧坏，通常应串联一个限流电阻来限制流过二极管的电流。

在本发明的一个具体实施例中，采用了CPLD的IO端口输出低电平驱动发光二极管指示下载情况。参考图1，数字系统提供的电源为VCC＝3.3V，系统采用Lattice公司的LC4064V型号的CPLD，并采用JTAG下载方式进行逻辑的加载。