[发明专利]具有50%工作周期的可编程分频器无效

申请号：	200610141222.0	申请日：	2006-09-28
公开（公告）号：	CN101154945A	公开（公告）日：	2008-04-02
发明（设计）人：	严敏男	申请（专利权）人：	升达半导体股份有限公司
主分类号：	H03K21/00	分类号：	H03K21/00;H03K21/40;H03K25/00
代理公司：	北京市柳沈律师事务所	代理人：	蒲迈文;黄小临
地址：	中国台***	国省代码：	中国台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	具有 50 工作周期可编程分频器
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明涉及一种分频器，特别是涉及一种具有50％工作周期的可编程分频器。

背景技术

请参考图1，图1为现有分频器10的示意图。分频器10包含一计数器12，一比较器14以及一T型触发器16。计数器12依据一参考频率Fref的上升缘，输出一序列计数。比较器14可比较一数值n与计数器12的计数，当数值n与计数器12的计数相等时，比较器14会输出一高电平方波，计数器12被比较器14输出的高电平方波触发而重置为启始状态，重新依据参考频率Fref的上升缘，输出一序列计数Scn。T型触发器16受到比较器14输出的高电平方波触发，其输出讯号就会反相，因此，分频器10藉计数器12及比较器14所形成的闭回路以及一T型触发器16即可输出一除以2n的频率Fc2n。

请参考图2，图2为现有分频器10输出1/4倍频Fc4相关波形的示意图。当分频器10需输出1/4倍频Fc4时，比较器14的比较数n会被设为2。计数器12依据参考频率Frer的上升缘输出序列计数，当计数器12的计数为2时，比较器14会输出高电平讯号，计数器12被比较器14输出的高电平方波触发而重置为启始状态，重新由0开始计数，因此计数器12的序列计数Scn为每2计数即循环一次。T型触发器16受比较器14输出的高电平讯号触发，其输出讯号就会反相，如此即可由T型触发器16输出端输出工作周期为50％的1/4倍频Fc4。

对于奇数倍的分频，则比较数n必须在n+1与n之间切换，才能输出一除以2n+1的频率Fc2n+1。请参考图3，图3为现有分频器10输出1/3倍频Fc 3相关波形的示意图。计数器12依据参考频率Fref的上升缘输出序列计数，一开始当计数器12的计数为2时，比较器14才会输出一高电平方波，计数器12被比较器14输出的高电平方波触发而重置为启始状态，重新由0开始计数，接着当计数器12的计数为1时，比较器14就会输出一高电平方波，同时计数器12被重置为启始状态，重新由0开始计数，之后当计数器12的计数为2时，比较器14才会输出一高电平方波，如此循环下去。T型触发器16受比较器14输出的高电平讯号触发，其输出讯号就会反相，由T型触发器16输出的1/3倍频Fc3的工作周期约为33％，因此当分频数为奇数时，分频器10就会发生频率Fc2n+1的工作周期不对称的问题。

发明内容

本发明提供一种具有50％工作周期的可编程分频器，包含一反相选择装置，用来于一分频数为奇数且接收到一触发信号的瞬变时，调整该触发信号的瞬变之后传来的一输入时钟信号相对于该触发信号的瞬变之前传来的该输入时钟信号反相，以产生一修改的时钟信号；一第一触发器，包含一时钟输入端，用来输入一关闭信号的互补信号，一数据输入端，用来输入该修改的时钟信号的互补信号，以及一正输出端；一与门，包含二输入端，分别耦接该反相装置的输出端以及该第一触发器的正输出端，以及一输出端，用来输出一延迟的时钟信号；一计数器，耦接于该与门的输出端，用来依据该延迟的时钟信号以及该分频数产生该触发信号；以及一第二触发器，包含一时钟输入端，耦接于该计数器的输出端，一数据输入端，一负输出端耦接于该数据输入端，以及一正输出端，用来输出一输出时钟信号。

附图说明

图1为现有分频器的示意图。

图2为图1的分频器输出1/4倍频Fc4相关波形的示意图。

图3为图1的分频器输出1/3倍频Fc3相关波形的示意图。

图4为本发明可编程分频器的示意图。

图5为图4的反相选择装置的示意图。

图6为图5的与非门组合电路的示意图。

图7为图4的计数器的示意图。

图8为图4的可编程分频器输出1/5倍输出时钟信号的相关时序的示意图。

图9为图4的可编程分频器输出1/6倍输出时钟信号的相关时序的示意图。

附图符号说明

10现有分频器 12计数器