[发明专利]用于热和等离子体增强气相沉积的设备和其操作方法

说明书

相关申请交叉引用

本申请涉及题为“A PLASMA ENCHANCED ATOMIC LAYERDEPOSTION SYSTEM”的美国专利申请No.11/090255(律师卷号No.267366US，客户卷号No.TTCA19)，其全部内容通过引用被包含于此。本申请涉及题为“A DEPOSITION SYSTEM AND METHOD”的美国专利申请No.11/084176(律师卷号No.265595US，客户卷号No.TTCA24)，其全部内容通过引用被包含于此。本申请涉及题为“A PLASMAENHANCED ATOMIC LAYER DEPOSITION SYSTEM HAVINGREDUCED CONTAMINATION”的美国专利申请(客户卷号No.TTCA27)，其全部内容通过引用被包含于此。本申请涉及题为“METHOD AND SYSTEM FOR PERFORMING THERMAL ANDPLASMA ENHANCED VAPOR DEPOSITION”的美国专利申请(律师卷号No.2274017US，客户卷号No.TTCA54)，其全部内容通过引用被包含于此。本申请涉及题为“A DEPOSITION SYSTEM AND METHOD FORPLASMA ENHANCED ATOMIC LAYER DEPOSITION”的美国专利申请(律师卷号No.2274020US，客户卷号No.TTCA55)，其全部内容通过引用被包含于此。本申请涉及题为“METHOD AND SYSTEM FORSEALING A FIRST CHAMBER PORTION TO A SECOND CHAMBERPORTION OF A PROCESSING SYSTEM”的美国专利申请(律师卷号No.2274016US，客户卷号No.TTCA63)，其全部内容通过引用被包含于此。 

技术领域

本发明涉及沉积系统及其操作方法，更具体地，涉及具有用于材料沉积和转移的多个独立区域的沉积系统。 

背景技术

通常，在材料处理过程中，当制备复合材料结构时，等离子体常常被用于促进材料膜的添加和去除。例如，在半导体处理中，干法等离子体刻蚀处理常常被用于沿着在硅衬底上图案化的精细的线或者在硅衬底上图案化的过孔或接触中去除或者刻蚀材料。或者，例如，气相沉积处理被用于沿着硅衬底上的精细的线或者在硅衬底上的过孔或接触中沉积材料。在后者中，气相沉积处理包括化学气相沉积(CVD)以及等离子体增强化学气相沉积(PECVD)。 

在PECVD中，等离子体被用于改变或者增强膜沉积机制。例如，等离子体激发通常允许成膜反应在明显低于通过热激发CVD制备类似的膜而通常所需的温度的温度下进行。此外，等离子体激发可以活化在能量上或者动力学上不利于热CVD的成膜化学反应。通过调节处理参数，PECVD膜的化学和物理性质由此可以在较宽的范围内变化。 

最近，原子层沉积(ALD)和等离子体增强ALD(PEALD)已经作为在生产线前端(FEOL)操作中用于超薄栅极膜形成以及在生产线后端(BEOL)操作中用于金属化的超薄阻挡层和晶种层形成的候选方案出现。在ALD中，两种或者多种处理气体，诸如膜前驱体和还原气体，被交替和顺序地引入，同时衬底被加热以便一次形成一个单层地形成材料膜。在PEALD中，在引入还原气体过程中形成等离子体，以形成还原等离子体。现在，ALD和PEALD处理已被证明提供均一性改善的层厚度和改善的与其上沉积该层的特征的保形性，但是，这些处理比与其相应的CVD和PECVD慢。 

发明内容

本发明的一个目的在于解决在其中保形性、粘附性和纯度变成越来越重要的、影响所得半导体器件的问题的不断减小的线尺寸的情况下，半导体处理中的各种问题。 

本发明的另一个目的是减小随后沉积或处理的层之间的界面的污染问题。 

本发明的另一个目的是提供适于在同一系统中进行气相沉积和样品转移的配置。 

通过本发明的特定实施例提供了对于本发明的这些和/或其它目的的变化。 

在本发明的一个实施例中，提供了一种用于在气相沉积系统中在衬底上进行材料沉积的方法，来处理衬底，所述方法包括：将气相沉积系统的第一组件保持在第一温度；将气相沉积系统的第二组件保持在低于第一温度的降低的温度；将衬底布置在第一组件的处理空间中，所述处理空间与第二组件的转移空间真空隔离；以及将材料沉积在衬底上。