[发明专利]抗扭斜方法和装置及使用该方法和装置的数据接收装置

说明书

相关专利申请的交叉参考

本申请请求2006年6月27日在韩国知识产权局提交的韩国专利申请 10-2006-0058182的权益，并在此引用其公开内容作为参考。

技术领域

本发明涉及半导体存储器件，尤其涉及用于半导体存储器件中的抗扭斜 (deskewing)方法和装置以及使用抗扭斜方法和装置的数据接收装置。

背景技术

随着半导体芯片之间的通信速度的提高，在半导体芯片之间发送的数据 中的扭斜和抖动就变得更为严重。因此，为了在半导体芯片之间的通信期间 中恢复预期的数据，必须对半导体芯片之间发送的数据进行时钟扭斜和时钟 抖动的最小化。

为此，使用一种匹配半导体芯片内的印刷电路板(PCB)线或信号线的方 法。然而，该方法对信号路由施加了限制，从而增加的制造成本。

此外，即使PCB线或数据线适当相互匹配，也很可能由于诸如处理过程、 电压和温度变化那样不可避免的因素产生数据扭斜。由于数据扭斜，就不可 避免在数据恢复中有差错。因此，考虑到数据扭斜需要改进数据恢复方法。

同时，随着日益增长的对低功率半导体器件的需要，已制造了支持掉电 模式以减少功率损耗的半导体存储器件。然而，当接通和断开支持掉电模式 的半导体芯片的电源时，抖动累积。这样累积的抖动对数据恢复有不利的影 响。

为了解决由于数据信号内扭斜和抖动而导致数据恢复中的问题，提出了 一种模拟抗扭斜方法。然而，该模拟抗扭斜方法很可能导致长锁定时间。另 外，当模拟抗扭斜方法被应用到数据信号内几乎没有逻辑电平转换时(特别 是数据值变化)的状况下，就很可能发生泄露，从而没能适当地保持一种锁 定状态。为了保持一种锁定状态，就需要连续地损耗功率。在这方面，需要 以数字方式执行一个抗扭斜操作。

发明内容

本发明提供一种以数字方式执行抗扭斜操作的抗扭斜装置，以及一种使 用该抗扭斜装置的数据接收装置。

根据本发明的一个方面，提供一种抗扭斜方法，包括：(i)响应数据采 样时钟信号、第一边沿采样时钟信号和第二边沿采样时钟信号对接收的数据 信号进行采样，并利用采样结果来确定接收的数据信号的逻辑电平在第一至 第三的哪一个范围内转换，其中顺序地触发该数据采样时钟信号、第一边沿 采样时钟信号和第二边沿采样时钟信号；(ii)根据(i)中执行的确定结果 来检测采样数据的逻辑电平在其中进行转换的第一至第三范围中的无论哪个 的上限和/或下限；以及(iii)将采样数据延迟一个延迟量，根据检测的上 限和/或下限来确定该延迟量。

根据本发明的另一方面，提供一种抗扭斜装置，包括：一个上/下行检测 单元，响应数据采样时钟信号、第一边沿采样时钟信号和第二边沿采样时钟 信号对接收的数据信号进行采样，并且确定作为采样结果而获得的数据信号 的逻辑电平在数据信号的第一至第三的哪一个范围内转换，其中顺序地触发 该数据采样时钟信号、第一边沿采样时钟信号和第二边沿采样时钟信号；一 个下限检测单元，如果数据信号的逻辑电平在第一范围内转换，检测第一范 围的下限；一个上限检测单元，如果数据信号的逻辑电平在第三范围内转换， 检测第三范围的上限；一个相位检测单元，根据上限检测单元检测的上限和 下限检测单元检测的下限来确定一个指示出数据信号将被延迟的量的延迟 量；以及一个缓冲单元，将数据信号延迟由该相位检测单元所确定的延迟量。

根据本发明的另一方面，提供一种数据接收装置，接收分别通过多条数 据线发送的多个数据信号以及一个时钟信号，该数据接收装置包括：多个数 据缓冲单元，分别与数据线相连并对多个数据信号进行缓冲；一个时钟信号 缓冲单元，对时钟信号进行缓冲；以及多个抗扭斜单元，每一个抗扭斜单元 连接到其中预定数量的数据缓冲单元，并通过将时钟信号调节一个对应于抖 动和扭斜的量来补偿分别输入到预定数量的数据缓冲单元的多个数据信号内 包括的抖动和扭斜，其中数据缓冲单元响应调节的时钟信号，分别对多个数 据信号进行缓冲。