[发明专利]用于补偿多个通信通道的延时的方法和装置

说明书

技术领域

本发明涉及数据传输技术，具体地说，涉及用于对数据传输通信通道进行延时测量和补偿的方法和装置。

背景技术

在诸如芯片等元件之间的互连中，通常使用传输线作为通信通道，以承载数据。随着日益增长的高性能的电子、计算、网络设备的发展，对于通信通道的带宽的要求越来越高。

传统的芯片互连方法是并行连接。在并行连接中，使用了并行数据总线进行互连。在发送端，并行数据与时钟一起传送，而在接收端，根据所接收的时钟信号对所接收的数据进行采样。因此，并行连接要求所有传输线的延时在一定的范围内，即要求所有传输线的长度相等。为此，在PCB设计中，设计者采用蛇行线以消除多个传输线之间的延时差。这样，不仅增加了PCB板布局的复杂性，而且随着信号速度的增加，由于计算和制造的精度，蛇行线也受到限制。

为了克服传统的芯片互连方法的弊端，现有技术提出了两种替代方法：高速串行连接方法和改进的并行连接方法。

高速串行连接可以使用PCI Express总线技术、Rapid IO技术、Infiniband技术等。这样的串行连接方法可以达到很高的数据传输速率，如10Gb/s。然而，串行连接方法也存在如下的问题：首先，用于串行传输的电路结构比较复杂，并且由于存在时钟数据恢复电路，因此串行连接电路的功率消耗很大，从而导致成本较高。其次，为了从数据信号中提取时钟信息，需要在信号代码中加入冗余的时钟模式，在8B/10B编码模式下这将消耗20％的带宽。第三，多路串行连接需要复杂的机制用于对准各路串行通道之间的数据相位，这会导致复杂的初始协议和电路设计。

改进的并行连接方法使用Flex IO技术，这是由Rambus公司提出的一种高速连接方式。该方法使用相位检测电路进行延时计算，虽然该方法宣称在延时网络中可达到2.5ps的分辨率，但是并不能确保相位检测电路的精确性也能达到2.5ps。并且，如果延时差超过一个时钟周期，则采用该方法不能正确地检测相位。另外，采用该方法的电路比较复杂，数据传输速率和传输线的长度都受到结构的限制。

申请号为US2005/0234669的美国专利申请“Method and Apparatusfor Calibrating Communications Channels(用于校准通信通道的方法和装置)”提出了一种通过计算传输线的长度或者传输线的传播延时来调整每个传输线的延时，从而校准多个通信通道的方法。具体地，检测每个通信通道上的驻波的包络的零值和峰值，然后根据零值或峰值处的信号频率计算传输线长度或传播延时。然而，由于该方法测量各个通道的绝对长度，因此需要知道介质的介电常数等参数。

发明内容

本发明正是基于上述技术问题而提出的，其目的在于提供一种基于驻波的补偿多个通信通道的延时的方法和装置，其可用于高速并行连接的通信通道，并且可处理延时差超过一个时钟周期的问题，结构简单，功率消耗低。

根据本发明的一个方面，提供一种用于补偿多个通信通道的延时的方法，包括以下步骤：

提供具有一定频率范围的信号，其中所述信号在多个通信通道中形成驻波；

根据在所述驻波的峰值处的信号频率，计算多个通信通道彼此之间的相位差；以及

根据上述相位差确定每个通信通道的延时。

根据本发明的另一个方面，提供一种用于补偿多个通信通道的延时的装置，包括：

信号发生器，用于产生具有一定频率范围的信号并提供给所述多个通信通道，其中所述信号在所述通信通道中形成驻波；以及

控制器，用于根据在所述驻波的峰值处的信号频率，计算所述多个通信通道彼此之间的相位差，并根据所述相位差确定每个通信通道的延时。

附图说明

图1是根据本发明的实施例的用于补偿多个通信通道的延时的方法的流程图；

图2是根据本发明的实施例的用于补偿多个通信通道的延时的装置的框图；

图3是如图2所示的用于补偿多个通信通道的延时的装置中压控振荡器的一个例子的示意图；

图4是如图2所示的用于补偿多个通信通道的延时的装置中包络检测器的一个例子的示意图；

图5是如图2所示的用于补偿多个通信通道的延时的装置中峰值检测器的示例性框图；

图6是图5所示的峰值检测器中的过零检测器的一个例子的示意图；

图7是如图2所示的用于补偿多个通信通道的延时的装置中控制器的示例性框图；

图8是控制器的一个例子的示意图；

图9是如图2所示的用于补偿多个通信通道的延时的装置中延时电路的一个例子的示意图。