[发明专利]高速可写半导体存储器装置

说明书

技术领域

本发明涉及一种使用例如电可擦除可编程只读存储器(简写为EEPROM)的与非(简写为NAND)型闪速存储器，具体地说，涉及一种能够将多值数据存储在单个单元中的半导体存储器装置。

背景技术

NAND型闪速存储器具有多个在列方向上设置并且串联在一起的存储单元，以便构成NAND单元，NAND单元中的每一个通过选择栅连接到对应的位线。每一条位线连接到锁存写入数据和读出数据的锁存电路。所有或者半数在行方向上设置的多个单元被同时选择。对同时选择的所有或者半数单元同时执行写入操作或者读出操作。在行方向上设置的多个NAND单元构成块。对每个块执行擦除操作。该擦除操作将存储单元的阈值电压设定为负。写入操作将电子注入到存储单元中从而将阈值电压设定为正(例如，参见日本专利申请KOKAI公开号2004-192789)。

在NAND单元中，多个存储单元被串联在一起。因此，在读出操作期间，未选择的单元需要被导通，以使得高于阈值电压的电压(Vread)被施加到未选择单元的栅电极。因此，在写入操作期间，为单元设定的阈值电压必须不超过Vread。因此，在写入序列中，对每一位重复执行编程(program)操作和编程校验读出操作以控制阈值分布，以便阈值电压不超过Vread。

随着近来存储器容量的增加，已开发了在单个单元中存储至少2位的多值存储器。例如，在单个单元中存储2位需要设定四个阈值分布，以使阈值电压不超过Vread。因此需要控制阈值分布，以使它们窄于在单个单元中存储1位和两个阈值分布的情况。此外，在单个单元中存储3或者4位需要设定8或者16个阈值分布。这又需要大幅度减小单个阈值电压的分布宽度。这样小的阈值电压分布宽度需要编程操作和校验操作的精确重复，这不利地也降低了写入速度。因此，期望有一种能够提高写入速度的半导体存储器装置。

发明内容

根据本发明的第一方面，提供一种半导体存储器装置，其包括：存储单元阵列，具有字线和位线，并且其中多个串联的存储单元被设置为矩阵，为所述存储单元中的每一个设定多个阈值电压中的一个；选择晶体管，从所述字线中选择；以及控制电路，包括字线控制电路、位线控制电路和负电压产生电路，根据输入数据控制所述字线和位线以及衬底的电位，所述控制电路控制对所述存储单元执行的数据写入操作、数据读出操作和数据擦除操作，其中所述选择晶体管形成在所述衬底上，并且对于读出操作，将第一负电压提供给所述衬底，将不小于所述第一负电压的第一电压提供给选择的字线，并且将第二电压提供给未选择的字线。

根据本发明的第二方面，提供一种半导体存储器装置，其包括：存储单元阵列，具有字线和位线，并且其中多个串联的存储单元被设置为矩阵，为所述存储单元中的每一个设定多个阈值电压中的一个；选择晶体管，从所述字线中选择；以及控制电路，包括字线控制电路、位线控制电路和负电压产生电路，根据输入数据控制所述字线和位线以及衬底的电位，以控制对所述存储单元执行的数据写入操作、数据读出操作和数据擦除操作，其中所述选择晶体管形成在所述衬底上，并且对于写入操作，将第二负电压提供给所述衬底，并且将不小于所述第二负电压的第三电压提供给一些未选择的字线。

根据本发明的第三方面，提供一种半导体存储器装置，其包括：存储单元阵列，其中多个串联的存储单元被设置为矩阵，所述存储单元连接到字线和位线，并且为所述存储单元中的每一个设定多个阈值电压中的一个；选择晶体管，从所述字线中选择；以及控制电路，包括字线控制电路、位线控制电路和负电压产生电路，根据输入数据控制所述字线和位线以及衬底的电位，以控制对所述存储单元执行的数据写入操作、数据读出操作和数据擦除操作，其中所述选择晶体管形成在所述衬底上，并且对于擦除校验读出操作，将第三负电压提供给所述衬底，并将不小于所述第三负电压的第四电压提供给选择的字线。