[发明专利]用低电压晶体管实现的电子设备

说明书

技术领域

本发明涉及电子领域；更具体地说，本发明涉及必须管理差分电压(differentiated voltage)的电子设备。

背景技术

电子设备，例如半导体集成电路(IC)，依赖于包括在其中的半导体器件的端子两端产生的电压差的实体，可以被分为不同的种类。通常，这些电压差可以高于或者可以不高于IC的电源电压。

更具体地，“标准的”数字IC-例如，属于互补金属氧化物半导体(CMOS)类的逻辑电路—必须控制通常等于或低于电源电压的电压。所述IC可以用以能够承受(在其端子两端)由电源电压限定上限(在绝对值上)的电压差的方式设计的低电压晶体管实现。实际上，由那些晶体管经受的低电压允许它们在任何条件下正确地起作用(没有中断)。例如，低电压金属氧化物半导体(MOS)晶体管被以这种方式设计，以避免当对其端子施加低电压差时(例如，在栅极端子和源极端子之间)出现栅极氧化物损坏或者不期望有的结击穿。

相反地，存在多种必须管理绝对值高于电源电压的电压的IC—例如，非易失性存储器。特别地，在非易失性存储器中，需要高电压通过激活已知的物理现象例如沟道热电子(CHE)注入和Fowler-Nordheim隧道效应(FNT)来修改在它们的单元中存储的数据—例如，以便编程和/或擦除这些单元。用在这样的IC中的晶体管需要能够承受在其端子两端的高电压差，而没有破坏或者不出现故障；例如，有必要防止引起栅极氧化物损坏或者结击穿，或者防止引发不期望的CHE注入或者FNT。

结果，例如参考MOS IC的情况，需要以这种方式设计，制造和集成(利用特别的(ad-hoc)制造工艺步骤)高电压MOS晶体管，以避免出现栅极氧化物损坏或者不期望的结击穿，即使当高电压差被施加到其端子(并且尤其是在栅极端子和源极端子之间)时。特别地，高电压MOS晶体管具有比通常用于标准低电压MOS晶体管的栅极氧化物层更厚的栅极氧化物层。实际上，栅极氧化物层越厚，由它承受的电压越高，并且没有不期望的损坏。

然而，使用高电压晶体管的必要性限制了用于制造IC的技术。更具体地，即使由于制造技术的发展，使得晶体管尺寸可按比例缩小，允许大大减小低电压晶体管的尺寸，但在不使承受所需电压的能力处于危险中的情况下高电压晶体管的栅极氧化物层也不可以变薄。从而，不可能缩小高电压晶体管的尺寸，并因此难以获得由那些包括高电压晶体管的IC占用的硅面积的期望的减小。

而且，同时使用低电压和高电压晶体管增加了工艺步骤和掩模的数量(例如用于区别高电压和低电压晶体管的氧化物厚度)；这对存储器件的制造工艺有不利的影响。

发明内容

总体上来说，本发明基于用辅助电压来控制包含在电子设备中的器件的思想。

特别地，本发明提供了一种在独立权利要求中阐明的解决办法。本发明的有利实施例在从属权利要求中进行了描述。

更具体地，本发明的方面提供了一种电子设备。该电子设备包括供应块，用于提供多个操作电压、一个或多个操作电路以及分配总线，用于分配至少部分操作电压到每一操作电路。每一操作电路包括一组器件，用于由分配的操作电压的一组输入电压产生一组输出电压。所述输入和输出电压跨越有效范围。每一器件能够在其每对端子之间至多承受低于该有效范围的安全电压。这些器件由分配的操作电压的一组辅助电压控制，其跨越该有效范围内的辅助范围，因此施加给其每对端子的电压之间的差低于该安全电压。

在本发明的优选实施例中，每一器件是绝缘栅场效应晶体管。

有利地，所述操作电压彼此均匀地隔开。

通常，每对相邻的操作电压之间的差值至多等于电子设备的电源电压。

在本发明的实施例中，该供应块包括一个或多个电荷泵(charge pump)，用于生成操作电压。

在这种情况下，操作电路包括电荷泵本身。

在本发明的实施例中，操作电路包括电压调节器。

在本发明的实施例中，操作电路包括电压传输电路。

通常，该电子设备是非易失性存储器。

在这种情况下，操作电路包括行选择器和列选择器。

根据本发明的实施例，该电子设备是NAND存储器。

根据本发明的替代实施例，该电子设备是NOR存储器。

优选地，该电子设备集成到半导体材料的芯片中。

本发明的另一方面提出了一种包括一个或多个电子设备的系统。

本发明的另一方面提出了一种相应的方法。