[发明专利]实现SD主机/从属设备的应用处理器电路和电子设备

权利要求书

1.一种应用处理器电路，遵循SD兼容接口协议并可被配置用来实现主机功能和从属设备功能，该电路包括：

SD总线接口逻辑，用于实现SD兼容接口协议中定义的SD接口信号；

系统总线接口逻辑，用于实现系统总线侧的接口功能；

数据缓冲区，用于调整SD总线接口和系统总线接口之间的数据传输速度的差异；

数据缓冲控制器，用于控制对数据缓冲区的有效访问；和

配置单元，用于实现对所述电路的配置，以设定所述电路工作在SD主机模式或者SD从属设备模式。

2.如权利要求1中所述的应用处理器电路，其中，所述SD兼容接口协议包括以下协议中的一种或多种：MMC协议、SD协议、SDIO协议、高速SD协议、高速SDIO协议、高速MMC协议、和CE-ATA接口协议。

3.如权利要求1中所述的应用处理器电路，其中，所述SD总线接口逻辑包括以下部件：

命令代理，用于实现命令信号中CRC的生成和校验以及串并转换；

多个数据代理，每个数据代理分别对应于一条数据线，用于实现数据信号中CRC的生成和校验以及串并转换；和

时钟控制器，当所述电路工作在主机模式时，用于驱动SD总线接口上的时钟信号，当所述电路工作在从属模式时，用于将SD总线接口上的时钟信号馈送进所述电路内部的功能模块。

4.如权利要求3中所述的应用处理器电路，其中：

所述命令代理还用于生成和校验命令信号中的起始位和结束位；

所述数据代理还用于生成和校验数据信号中的起始位和结束位；并且

所述时钟控制器用于根据所述电路的配置，实现SD总线接口上时钟的分频、门控、倒相、和整形功能中的一种或几种。

5.如权利要求1中所述的应用处理器电路，还包含一个状态机，取决于所述电路的配置，按主机模式或从属模式工作。

6.如权利要求1中所述的应用处理器电路，其中，所述数据缓冲区在主机模式和从属模式中被共用，并且其中取决于应用的需要确定所述共用部分的大小。

7.如权利要求1中所述的应用处理器电路，其中，在主机模式和从属模式中，分别使用不同的数据缓冲控制器来控制对数据缓冲区的有效访问以防止读失效或写溢出。

8.如权利要求1中所述的应用处理器电路，其中，在主机模式和从属模式中，共用同一个数据缓冲控制器来控制对数据缓冲区的有效访问以防止读失效或写溢出。

9.如权利要求1中所述的应用处理器电路，其中，当系统总线接口和SD总线接口处于不同的时钟域时，所述的数据缓冲区用于完成所述不同时钟域之间的数据同步功能，并且，所述电路还包括命令和控制信号的同步逻辑，以实现所述不同时钟域之间的同步。

10.权利要求1中所述的应用处理器电路，其中，所述的数据缓冲控制器除了控制数据缓冲区的地址信号以外，还根据系统总线接口的要求，在将来自SD总线接口的数据放入数据缓冲区之前对其进行协议转换，从而实现两个接口域之间的数据收发。

11.如权利要求1中所述的应用处理器电路，还包含一个寄存器体，用于实现和驱动程序的接口，以提供软件控制和轮询功能，并且，所述配置单元由寄存器体中的部分寄存器构成。

12.如权利要求11中所述的应用处理器电路，还包含一个中断发生器，通过中断方式向驱动程序层通知所述电路的工作状态并请求驱动程序的介入。

13.如权利要求1中所述的应用处理器电路，还包含一个DMA引擎，用于独立完成与系统总线接口之间的数据交换功能。

14.如权利要求1中所述的应用处理器电路，其中，当所述电路用作总线桥、跨接在SD总线和系统总线之间时，所述系统总线接口逻辑实现系统总线的数据交换功能。

15.如权利要求1中所述的应用处理器电路，其中，当所述电路用于存储设备时，所述系统总线接口逻辑实现对所用存储单元的访问。

16.如权利要求1中所述的应用处理器电路，其中，当所述电路用作适配器、将非SD兼容的附加设备转换成与SD接口兼容时，所述系统总线接口逻辑实现对所述附加设备的访问。

17.一种便携式电子设备，包括如权利要求1-16中任一项所述的应用处理器电路。