[发明专利]半导体光刻方法

说明书

技术领域

本发明涉及一种半导体的工艺方法，尤其是一种半导体的光刻方法。

背景技术

STI(浅沟道隔离工艺)，Reverse mask(STI反刻工艺)，CMP(化学机械抛光)是现有大规模集成电路芯片制造中普遍采用的技术。这些工艺对光刻套刻测量有较大的影响。

光刻套刻测量的主要方法是：先在需要测量套刻精度的两个光刻层次分别曝光生成用于套刻测量测试的外框和内框，然后测量内外框上下左右间的距离差别，以计算出套刻偏移量。

在一般STI工艺的反刻步骤中，这些套刻测量标记如图1所示，是没有光刻胶保护的，标记上淀积的二氧化硅会被刻蚀掉一部分，然后进行下一步的CMP工艺。

现有的光刻工艺方法可参见图2至图6所示，如图2所示，先在半导体硅1上生成氮化硅2，之后在氮化硅2上面涂光刻胶3并进行光刻得到沟道4，然后去除光刻胶3，如图3所示。再如图4在器件表面镀上二氧化硅5，然后用化学机械抛光的方法将二氧化硅5和氮化硅2去除，得到如图5所示的结构，最后如图6涂布光刻胶6并进行后续的工艺。在进行化学机械抛光时，如图5所示，可能会造成沟道4的边缘41不对称，造成图6中光刻胶的位置不准确。

由于CMP工艺的特殊性，经过淀积的二氧化硅的化学机械抛光步骤后，套刻测量标记外框的形貌会不对称，如图7所示，易造成X1，X2，Y1，Y2的测量偏差，最终给出错误的套刻偏移量，影响芯片的成片率。同时内框区域也会有台阶差异，影响内框光刻胶形貌，造成测量错误。

发明内容

本发明所要解决的技术问题是提供一种半导体光刻方法，能够消除或减小CMP工艺对套刻测量的影响，以保证套刻测量的准确性，以提高芯片的成品率。

为解决上述技术问题，本发明半导体光刻方法的技术方案是，包括先在半导体硅上生成氮化硅，之后在氮化硅上面涂光刻胶并进行光刻得到沟道，然后去除光刻胶，再在器件表面镀上二氧化硅，然后用光刻胶在二氧化硅上特定的区域中填充许多规则排列的点状辅助标记，之后根据所述辅助标记的位置对二氧化硅层进行刻蚀，然后化学机械抛光去除二氧化硅层和上面的辅助标记，再去除氮化硅层，最后在沟道间涂布光刻胶并进行后续工艺。

本发明通过添加辅助标记的方式，大大降低了CMP工艺对套刻测量的影响，保证了套刻测量的准确性，从而提高了芯片的成品率。

附图说明

下面结合附图和实施例对本发明作进一步详细的说明：

图1为现有的套刻测量标记；

图2-图6为现有的光刻方法的示意图；

图7为现有的光刻方法得到的器件结构示意图；

图8为本发明半导体光刻方法所采用的套刻测量标记；

图9-图16为本发明半导体光刻方法的示意图。

图中附图标记为，1.硅；2.氮化硅；3.光刻胶；4.沟道；41.沟道边缘；5.二氧化硅；6.光刻胶；7.辅助标记。

具体实施方式

本发明半导体光刻方法所采用的套刻测量标记可参见图8所示，与现有的套刻标记相比，本发明所采用的套刻标记包含有许多规则排列的点状辅助标记7，从而限制出一个范围，在进行各种工艺的时候可以使得光刻更加准确。

本发明半导体光刻方法的过程可参见图9至图16。如图9所示，先在半导体硅1上生成氮化硅2，之后在氮化硅2上面涂光刻胶3并进行光刻得到沟道4，然后去除光刻胶3，如图10所示。再如图11在器件表面镀上二氧化硅5，所述二氧化硅层上表面有与光刻得到的沟道相对应的凹陷。如图12所示，在二氧化硅5上特定的区域中填充许多规则排列的点状辅助标记7，所述辅助标记7由光刻胶通过掩膜板曝光显影在二氧化硅层5上而形成，且辅助标记7的个体为方形，所述辅助标记7分布于沟道的两侧，以标记出沟道的位置。之后如图13所示，根据辅助标记7的位置对二氧化硅层进行刻蚀，露出沟道。然后如图14所示，进行化学机械抛光去除二氧化硅层5和上面的辅助标记7。之后再去除氮化硅层2，如图15所示。最后在沟道间涂布光刻胶并进行后续工艺，如图16所示。

本发明采用在光刻套刻测量标记中加入辅助图形的方法，使得化学机械抛光工艺的实施可以更加准确，而不至于像现有技术一样造成沟道边缘的破坏而影响套刻测量的精度，因此降低了集成电路生产过程中，化学机械抛光工艺对套刻测量标记的影响，保证光刻测量标的对称性，从而提高光刻套刻测量的准确性，保证产品的成品率。