[发明专利]器件充电模式静电放电保护电路及结构

说明书

技术领域

本发明涉及一种器件的静电保护电路及其相应的器件结构，特别是一种在器件充电模式(CDM)静电放电(ESD)情形下保护器件免受静电放电(ESD)破坏的电路及其相应的器件结构。

背景技术

静电放电(ESD)是集成电路设计中必须注意的一个问题。随着集成电路的各式各样应用，ESD防护也出现了各种不同的设计。在深亚微米制程技术下，越来越严重的ESD问题是器件充电模式(Charge Device Model，简称CDM)的静电放电现象。随着半导体制程技术的进步，晶体管栅级氧化层越来越薄，使得器件充电模式静电放电所造成的损伤现象更常发生在IC产品中，因此在集成电路静电放电防护上必须要另外再加入特别的设计来防范器件充电模式静电放电对集成电路的破坏。所谓充电模式静电放电，是指IC产品先因磨擦或其它因素而在其内部累积了静电，当此带有静电的IC产品在处理过程中，其管脚碰触到接地面时，内部的静电便会经由管脚自内部流出来，而造成了放电的现象。CDM模式的静电放电时间很短，约1纳秒左右。

当前技术中，对于充电模式静电放电保护所提出的解决方法是，在输入级电路栅级的旁边就近加上一个小尺寸的GGNMOS器件作为CDM静电放电箝位器，连接在输入级电路栅极的和地线引脚(VSS)之间，用来箝制跨在输入级电路栅级上过高的电压，如图1所示，图1中虚线所示为静电放电电流IESD流向。这种方法的一个具体应用的例子如图2所示，内部电路为CMOS器件。在输入级电路的栅极旁就近连接一个CDM箝位GGNMOS，作为CDM静电放电箝位器的GGNMOS器件的漏极与输入级CMOS栅极相连接，GGNMOS的栅极和源极连接到地线引脚。图2中普通ESD保护电路包括一个一级保护电路名为ESD Clamp和一个二级保护器件GGNMOS名为Mn1。

上述保护电路的工作原理是，当静电放电发生时，泄放的静电电荷会造成GGNMOS的寄生三极管导通，如图5所示，产生负阻或回扫(Snapback)的现象。当有一个相对于地线引脚VSS端为正的静电作用在GGNMOS漏端时，漏端(集电极)和衬底(基极)的PN结反偏，当电压继续升高产生碰撞电离从而造成雪崩击穿，碰撞出的电子被电场扫入GGNMOS漏端，而空穴则流向衬底产生衬底电流Isub。由于衬底电阻的存在，使衬底电位拉高，从而衬底(基极)和源端(发射极)正偏，故此寄生三极管导通，达到静电放电保护的效果。在上述结构中，GGNMOS在ESD应力下，只有当其衬底(基极)与源极(发射极)的PN结充分正向导通时，才能随即开始泄放ESD电流，即衬底上的偏压必须比源极高0.7V，才能进入导通状态来达到ESD保护作用。

尽管采用了上述技术来保护内部电路，充电模式静电放电所造成的损伤有时仍会发生在输入级电路的栅级上，这主要是因为静电放电防护电路来不及导通以排放瞬间的CDM静电放电电流。

发明内容

本发明要解决的技术问题是提供一种器件充电模式静电放电保护电路，其中作为充电模式静电放电箝位器的GGNMOS在充电模式静电放电发生时能快速导通。

为解决上述技术问题，本发明器件充电模式静电放电保护电路，包括作为充电模式静电放电箝位器的GGNMOS器件，连接在输入级电路栅极和地线引脚之间；还包括一肖特基二极管，连接在所述GGNMOS的源极和所述地线引脚之间，该肖特基二极管金属极与所述GGNMOS源极连接，半导体极与地线引脚连接。

本发明中将肖特基二极管连接在GGNMOS的源极和地线引脚之间，因肖特基二极管的正向导通电压大致为0.3V左右，与现有技术相比，在发生充电模式静电放电时，其导通电压低，能够更快的进入导通状态并泄放电流。

本发明要解决的另一技术问题是提供一种器件充电模式静电放电保护结构，其中作为充电模式静电放电箝位器的GGNMOS在充电模式静电放电发生时能快速导通。

为解决上述技术问题，本发明器件充电模式静电放电保护结构，包括作为充电模式静电放电箝位器的GGNMOS器件，该GGNMOS器件包括P型衬底，多晶硅栅极和通过离子注入形成的源端和漏端，其特征是，在GGNMOS器件源端嵌入一个肖特基二极管，此肖特基二极管的金属极为金属硅化物，半导体极为P型硅衬底。

在所述肖特基二极管接触两边设置N型保护环。