[发明专利]一种自适应速率匹配总线的桥接电路

说明书

技术领域

本发明涉及芯片设计技术领域，具体涉及一种自适应速率匹配总线的桥接电路。本发明实现了AMBA2.0总线架构中高速系统总线(AHB总线)和低速外设总线(APB总线)的自动桥接转换，可广泛应用于基于AMBA2.0总线架构的SOC(System on a Chip)芯片的设计。

背景技术

现有技术中，常见的APB总线桥接电路有以下几种形式：

一、HCLK(AHB总线时钟)和PCLK(APB总线时钟)同频的APB总线桥接电路

二、固定分频(PCLK为HCLK的固定分频)的APB总线桥接电路

三、可配置分频系数的APB总线桥接电路

第一种APB总线桥接电路最简单，易于实现，但灵活性差，难以满足不同外设对频率的要求，并且由于APB外设接口与系统AHB总线工作在同一频率，会导致各外设接口工作时功耗较高。

第二种APB总线桥接电路降低了APB外设接口的工作频率，电路实现也比较容易，但同样灵活性差，难以满足不同外设对频率的要求。

第三种APB总线桥接电路能够满足不同外设对工作频率的要求，缺点是每种分频都需要软件对APB总线桥进行配置，增加了软件的复杂度。

发明内容

本发明的目的主要是要解决AMBA2.0总线架构中高速系统总线和低速外设总线之间的接口电路，提供一种自适应速率匹配总线的桥接电路。

本发明是应用英国ARM公司的先进微控制器总线架构标准2.0(AMBA：Advanced Microcontroller Bus ArchitectureSpecification 2.0)，其中的高速系统总线遵循先进高性能总线(AHB：Advanced High-performance Bus)协议，低速外设总线遵循先进外设总线(APB：Advanced Peripheral Bus)协议。本发明最终实现了AHB总线和APB总线的自动桥接(Bridge)。

本发明提供的一种自适应速率匹配总线的桥接电路通过自动检测AHB高速总线时钟(HCLK)和APB低速外设总线时钟(PCLK)的时钟频率比率，实现了AHB和APB时钟速率的自动匹配，将系统对外设的读写操作时序从AHB协议转换到APB协议，从而实现系统对外设的读写操作。

本发明提供的一种自适应速率匹配总线的桥接电路的技术方案是：1、设计支持的HCLK和PCLK之间的频率比率的范围是1-63之间的任意整数。在此范围内，系统可以任意配置PLCK时钟产生电路中PCLK的分频数。该总线桥的HCLK/PCLK的频率比率(R_HCLK/PCLK)检测电路自动完成HCLK和PCLK之间频率比率的检测，从而自动匹配高速AHB总线和低速APB总线之间的转换速率。2、设计两个总线桥接控制状态机，根据检测到的HCLK/PCLK的频率比率(R_HCLK/PCLK)完成从AHB到APB的总线桥接功能。一是AHB总线传输控制状态机(AHB_FSM)，另一是APB总线传输控制状态机(APB_FSM)。两个状态机通过握手，将来自系统AHB总线对外设的有效读写信号(遵循AHB协议)转换到APB总线的读写信号(遵循APB协议)，对外设接口进行有效的读写。

更具体地说，本发明提供一种自适应速率匹配总线的桥接电路主要包括：