[发明专利]堆叠式多芯片半导体封装结构及封装方法

说明书

技术领域

本发明涉及堆叠式多芯片半导体封装结构及封装方法，尤其涉及将多个正装芯片和多个倒装芯片，通过键合线与焊料凸块与引线框架相互连接的半导体封装结构及封装方法。

背景技术

随着电子元件的小型化、轻量化及多功能化的需求日渐增加，导致半导体封装密度不断增加，因而必须缩小封装尺寸及封装时所占的面积。为满足上述的需求所发展出的技术中，多芯片半导体封装技术对于封装芯片的整体成本、效能及可靠度具有指标性作用。

然而，在多芯片半导体封装过程中，芯片间的连接方法对于半导体封装的尺寸及性能也有重要的影响。根据连接的方法，半导体封装被分成金属线键合类型或倒装芯片键合类型。金属线键合类型的封装采用导电的键合金属丝，来将半导体芯片的电极连接到引线框架的引线；而倒装芯片类型的封装采用安置在半导体芯片电极上的导电焊料凸块，来将半导体芯片连接到引线框架或将半导体芯片直接连接到电路板的连接端子。倒装芯片键合类型的封装具有比金属线键合类型封装更短的电连接路径，提供了优异的热特性和电特性以及更小的封装件尺寸。

现有技术堆叠式多芯片半导体封装方法，如图1A所示，首先，将第一正装芯片100配置于引线框架102的管芯垫104上，并通过第一粘合剂层105将第一芯正装芯片100与管芯垫104粘合；第一正装芯片100上分布有第一焊盘106，用第一键合线108将第一焊盘106与引线框架102的引脚103进行电连接。

如图1B所示，在第一正装芯片100上配置第二正装芯片110，通过第二粘合剂层112将第一正装芯片100与第二正装芯片110粘合；第二正装芯片110上分布有第二焊盘114，用第二键合线116将第二焊盘114与引线框架102的引脚103进行电连接。

如图1C所示，最后以封装胶体118将第一正装芯片100、第二正装芯片110以及引线框架102封装成型，两端仅露出引线框架102的引脚103的一部分区域。

图2A至图2B是现有技术堆叠式多芯片半导体封装连接方式示意图。如图2A所示，第一正装芯片100通过粘合剂装配在管芯垫104表面；再通过第一键合线108将第一正装芯片100上的第一焊盘106与引脚103一一对应连接，例如其中标号为106b的第一焊盘106与标号为103b引脚103电连接，标号为106c的第一焊盘106与标号为103c引脚103电连接，标号为106e的第一焊盘106与标号为103e引脚103电连接，标号为106g的第一焊盘106与标号为103g引脚103电连接。

如图2B所示，第二正装芯片110通过粘合剂装配在第一正装芯片100上；再通过第二键合线116将第二正装芯片110上的第二焊盘114与引脚103一一对应连接，例如其中标号为114b的第二焊盘114与标号为103b引脚103电连接，标号为114c的第二焊盘114与标号为103c引脚103电连接，标号为114e的第二焊盘114与标号为103e引脚103电连接，标号为114g的第二焊盘114与标号为103g引脚103电连接。

现有半导体封装制造方法参考专利号为US5291061的美国专利公开的技术方案所描述。

虽然，用堆叠式多芯片半导体封装方法使封装的面积减小了，密集度及功能都有所提高，但是由于单一使用金属线键合或倒装芯片键合进行连接使半导体封装的灵活性不高，无法满足各种应用上的需求。

发明内容

本发明解决的问题是提供一种堆叠式多芯片半导体封装制造方法，防止由于单一使用金属线键合或倒装芯片键合进行连接使半导体封装的灵活性不高，无法满足各种应用上的需求。

为解决上述问题，本发明提供一种堆叠式多芯片半导体封装结构，包括至少一个倒装芯片、至少一个正装芯片和引线框架，倒装芯片与引线框架电连接，正装芯片与引线框架电连接，其特征在于，倒装芯片装配在引线框架上，正装芯片粘合于倒装芯片上。

倒装芯片通过焊料凸块装配在引线框架上，正装芯片通过薄膜绝缘隔离层粘合于倒装芯片上。

所述引线框架为单层结构，包括与焊料凸块配合的管芯垫和位于管芯垫两侧的引脚，管芯垫通过连接线与引脚进行电连接。

所述焊料凸块的材料是锡铅合金、锡银合金或锡银铜合金。

所述薄膜绝缘隔离层的材料是有机化合物，所述有机化合物为环氧树脂或聚酰亚胺。

正装芯片通过键合线与引线框架的引脚进行电连接，所述键合线的材料是金、铜、铝或铜铝合金。