[发明专利]金属氧化物半导体场效应晶体管及其制作方法

说明书

技术领域

本发明涉及一种半导体器件，尤其涉及高压制程中隔离漏电的金属氧化物半导体场效应晶体管(MOSFET：Metal Oxide Semiconductor Field EffectTransistor)及其制作方法。

背景技术

目前已有技术中，如图4和图4俯视图的图5所示，公开的金属氧化物半导体场效应晶体管(下文称为MOS场效应晶体管)组成一般包含介质层区、场氧化隔离区、主要由源区和漏区组成的有源区、阱区、金属布线层以及钨塞，其中场氧化隔离区使有源区之间隔离，场氧化隔离区下端有阱区而向上依次有介质层区和金属布线层。

该组成存在的问题是：防止漏电的场氧化隔离区为提高市场竞争力而缩小单元面积将其保留得较薄，阈值电压偏低，容易引起隔离漏电；尤其在高压工序中，例如加在金属布线层高压而引起寄生场效应，导致MOS场效应晶体管导通；如果场氧化隔离区保留较厚，虽然提高了阈值电压，但不仅低压和高压工序不能兼容，而且制造工序的难度加大，不容易改善器件的隔离效果。

发明内容

本发明所要解决的技术问题是提供一种能方便且有效地隔离漏电的MOS场效应晶体管及其制作方法。

为了达到上述目的，本发明的MOS场效应晶体管，包含介质层区、场氧化隔离区、主要由源区和漏区组成的有源区、阱区、金属布线、以及钨塞，其中场氧化隔离区使有源区之间隔离，氧化隔离区下端有阱区而向上依次有介质层区和金属布线，本发明的特点是，多晶硅版图设计时，在金属布线和场氧化隔离区之间保留多晶硅浮栅层。

根据本发明的MOS场效应晶体管，在金属布线和场氧化隔离区之间保留多晶硅浮栅层，形成多晶硅浮栅层屏蔽，因而提高了阈值电压，减少了隔离漏电现象，满足了器件的设计要求。

本发明的MOS场效应晶体管制作方法，依次包含氧化隔离区形成、阱形成、栅氧化层形成、多晶硅栅层形成、多晶硅栅图形的形成、源漏区形成、钛或钴硅化物形成、金属和硅栅间介质层形成、接触孔形成、金属布线形成工序，本发明的特点是，多晶硅栅图形的形成工序中，设计多晶硅栅版图时，在金属布线层和场氧化隔离区之间保留多晶硅浮栅层。

根据本发明的MOS场效应晶体管制作方法，不需要增加特别的光刻板工序和工序步骤变动，只需多晶硅栅图形的形成工序中，设计多晶硅栅版图时，在金属布线层和场氧化隔离区之间保留多晶硅浮栅层，就能形成建立多晶硅浮栅屏蔽的MOS场效应晶体管，提高其阈值电压，显著改善漏电隔离效果。

又，本发明的MOS场效应晶体管制作方法中，在现有工序中不仅在金属布线层和场氧化隔离区之间保留多晶硅浮栅层，而且设有紫外光照工序的流程。

根据本发明的场效应晶体管的制作方法中，设有紫外线光照工序，则大幅度提高了MOS场效应晶体管的隔离效果。

总之，本发明的MOS场效应晶体管采用多晶硅浮栅，可在工序过程中减少场氧化隔离区的消耗，从而保留了较厚的场氧化隔离层，提高了MOS场效应晶体管的阈值电压；多晶硅浮栅可以屏蔽多晶硅刻蚀以后的工序对MOS场效应晶体管沟道的影响；利用金属层和多晶硅浮栅形成的耦合电容的特性，比已有技术的阈值电压有大幅度提高，因此，有效地改善了器件的隔离效果。

附图说明

图1是本发明结构示意正视图。

图2是图1的俯视图。

图3是本发明工序流程图。

图4是已有技术MOS场效应晶体管结构示意正视图。

图5是图4的俯视图。

附图中：1-多晶硅栅层；2-介质层区；3-场氧化隔离区层；4-源区；5-漏区；6-阱区；7-金属布线；8-钨塞。

具体实施方式

下面结合附图对本发明作进一步详细的说明。

实施方式1

本发明的MOS场效应晶体管一般包含介质层区、场氧化隔离区、主要由源区和漏区组成的有源区、阱区、金属布线、以及钨塞，其中氧化隔离区使有源区之间隔离，氧化隔离区下端有阱区而向上依次有介质层区和金属布线，但与图4和图5所示的已有MOS场效应晶体管不同，本发明的MOS场效应晶体管如图1和图2所示，在金属布线7和场氧化隔离区3之间设置多晶硅浮栅层1。

根据本实施方式1，由于设置了多晶硅浮栅层，形成多晶硅浮栅层屏蔽，因而提高了阈值电压，减少了隔离漏电现象，满足了器件的设计要求。

实施方式2