[发明专利]芯片封装构造与其制造方法

说明书

【技术领域】

本发明有关于一种芯片尺寸级封装构造(Chip ScalePackage，CSP)，特别是有关于一种在晶片级(Wafer Level)制造多个芯片尺寸级封装构造的方法。

【背景技术】

随着更轻更复杂的电子装置的需求日趋强烈，芯片的速度及复杂性相对越来越高，因此需要有更高的封装效率(Packaging Efficiency)来满足芯片封装的要求。微型化(Miniaturization)是使用先进封装技术 (例如芯片尺寸级封装(CSP)以及倒装芯片(Flip Chip))的主要驱动力。相较于球栅阵列(Ball Grid Array)封装或薄小轮廓封装(Thin Small Outline Package，TSOP)而言，芯片尺寸级封装以及倒装芯片这两种技术均大幅增加封装效率，藉此减少所需的基板空间。一般而言，芯片尺寸级封装的大小与芯片本身大小相当或稍大于芯片本身(最多约百分之二十)。此外，芯片尺寸级封装可直接促成良好芯片(Known Good Die，KGD)测试及老化(Burn-in)测试。再者，芯片尺寸级封装亦可结合表面黏着技术(Surface Mount Technology，SMT)的标准化及可在加工性等优点，与倒装芯片技术的低阻抗，高I/O接脚数及直接散热路径等优点，而提升芯片尺寸级封装的效能。

然而，与球栅阵列封装或薄小轮廓封装相比较，芯片尺寸级封装具有较高制造成本的缺点。若能将芯片尺寸级封装以大量生产方式制造，前述高制造成本的缺点将可被克服。因此，封装业者尝试开发晶片级封装技术，以能大量生产芯片尺寸级半导体封装构造。在目前晶片级封装技术的发展领域中，晶背覆胶是一个刚起步的工艺，由于目前晶背覆胶的技术仍无法于覆胶后迅速烘干，导致工艺较复杂且制造成本较高，而且对于封胶完成的芯片存在有残留应力故导致芯片容易翘曲(Warpage)。

【发明内容】

因此，非常需要一种改良的晶片级制造多个芯片尺寸级封装构造的方法，来解决上述公知技术的工艺较复杂、时间较长以及成本较高的问题，以达到简化工艺、缩短时间与降低成本的目的。

本发明的一方面在于提供一种晶片级制造多个芯片尺寸级封装构造的方法，由先从晶片背面切割来形成多条切割道，以容纳披覆于晶片背面的封胶材料，不但可迅速烘干封胶材料，而且封胶完成的芯片不会有翘曲的问题。

本发明的另一方面就是在提供一种芯片尺寸级封装构造，由将封胶材料披覆于芯片背面以及其四个侧边，不但可以防止水气或光线进入芯片中，而且还可保护芯片边缘角落的缺陷。

根据本发明的一最佳实施例，此晶片级制造多个芯片尺寸级封装构造的方法至少包含提供晶片，其中晶片上至少包含第一表面以及相对于第一表面的第二表面，第一表面上具有多个芯片单元并定义出多条切割线，且芯片单元上形成有多个导电凸块；提供胶材，以将晶片黏贴于透明玻璃上，其中胶材介于晶片的第一表面与透明玻璃中间，且胶材实质地包覆导电凸块以使晶片的第一表面与透明玻璃中间没有空隙；自第二表面相对于第一表面上的每一条切割线垂直地切割晶片至胶材，以形成多条切割道；实施封胶步骤，以将封装胶材披覆于第二表面上，其中封装胶材填满此些切割道；移除胶材与透明玻璃；自第一表面垂直地切割每一条切割道中的封装胶材，以形成多个芯片封装构造。

根据本发明的另一最佳实施例，此芯片尺寸级封装构造至少包含芯片、多个导电凸块、保护层以及封胶体，其中芯片上至少包含第一表面以及相对于第一表面的第二表面；此些导电凸块设置于第一表面上；保护层设置于第一表面上且暴露出此些导电凸块；封胶体包覆芯片的第二表面与四个侧边。

依照本发明的一较佳实施例，上述的导电凸块可例如是锡球。

应用上述晶片级制造多个芯片尺寸级封装构造的方法，由于是先从晶片背面切割来形成多条切割道，以容纳披覆于晶片背面的封胶材料，因此不但可迅速烘干封胶材料，而且还可解决习知封胶完成后的芯片翘曲的问题。此外，应用上述芯片尺寸级封装构造，由于是将封胶材料设置于芯片的背面以及其四个侧边，再加上芯片正面已有的保护层，不但可以防止水气或光线进入芯片中，而且还可保护芯片边缘角落的崩角或其它缺陷。所以本发明与习知的封装工艺与构造相比，本发明所用的方法不仅相对简单化，更可大幅降低制造的时间与成本。另外，本发明的封装构造不仅防止水气或光线干扰的效果较好，而且还有保护芯片边缘角落缺陷的效果。

【附图说明】

为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：