[发明专利]薄膜覆晶封装构造及其使用的电路薄膜

说明书

技术领域

本发明涉及一种薄膜式集成电路封装构造，尤其是有关一种薄膜覆晶封装构造(Chip-On-Film package，COF package)，特别是涉及一种可以解决现有的薄膜覆晶封装构造因晶片下接地条(ground bar under chip)影响点涂胶体流布速度不均匀而导致气泡的问题，另外还可防止跳接线外露的薄膜覆晶封装构造及其使用的电路薄膜。

背景技术

在以往薄膜式集成电路封装构造中是以电路薄膜承载晶片，如原申请人在中国台湾专利公告第505315号揭示了一种“薄膜覆晶封装构造”。薄膜覆晶封装构造(Chip-On-Film package，COF package)相对于卷带承载封装构造(Tape Carrier Package，TCP)具有更薄与引脚微间距的优点，以符合先进集成电路封装的所需。然而，薄膜覆晶封装构造在晶片与电路薄膜之间的干扰物常会影响点涂胶体的填充流速，而导致气泡产生。

请参阅图1及图2所示，图1是一种现有习知薄膜覆晶封装构造的截面示意图，图2是底面透视示意图。现有习知的薄膜覆晶封装构造100，包含一电路薄膜110、一晶片120以及一点涂胶体130。该电路薄膜110，具有一软质介电层111、复数个引脚112以及一防焊层113。该晶片120，具有复数个凸块121，其接合至该些引脚112的内接指。该点涂胶体130，是以毛细作用流动并填充在该晶片120与该电路薄膜110之间，并加热以熟化成形。如图2所示，通常该电路薄膜110对应在该晶片120的下方是设有至少一接地条114(ground bar)，其与该些引脚112为同层金属结构，并连接两条以上需要接地传导的引脚112。由于接地条114是横阻于该点涂胶体130的流动方向(由该晶片120的一较长边至另一较长边的方向)，变成一流速干扰物，而导致该点涂胶体130的流动速度不均匀，即特别是在接地条114部分的流速为较慢。因此，在熟化该点涂胶体130后，其内部会有微小气泡或缝隙产生，属于涂胶不实的缺陷。

由此可见，上述现有的薄膜覆晶封装构造及其使用的电路薄膜在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但是长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的薄膜覆晶封装构造及其使用的电路薄膜，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

有鉴于上述现有的薄膜覆晶封装构造及其使用的电路薄膜存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及其专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的薄膜覆晶封装构造及其使用的电路薄膜，能够改进一般现有的薄膜覆晶封装构造及其使用的电路薄膜，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的主要目的在于，克服现有的薄膜覆晶封装构造及其使用的电路薄膜存在的缺陷，而提供一种新的薄膜覆晶封装构造及其使用的电路薄膜，所要解决的技术问题是使其可以解决现有习知的薄膜覆晶封装构造因晶片下接地条(ground bar under chip)影响点涂胶体流布速度不均匀而导致气泡的问题，从而更加适于实用。

本发明的另一目的在于，提供一种新的薄膜覆晶封装构造及其使用的电路薄膜，所要解决的技术问题是使其可以防止跳接线的外露，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下的技术方案来实现的。依据本发明提出的一种薄膜覆晶封装构造，其包含：一电路薄膜，其具有一第一介电层、一第二介电层、复数个在第一介电层与第二介电层之间的引脚及至少一跳接线，其中该跳接线是形成该第二介电层上并电性导接该些引脚的其中至少二个；一晶片，其具有复数个凸块，该些凸块是接合至该些引脚；以及一点涂胶体，其形成于该电路薄膜与该晶片之间。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的薄膜覆晶封装构造，其中所述的第二介电层具有复数个激光钻孔，以供该跳接线导接该些引脚。

前述的薄膜覆晶封装构造，其另包含有一绝缘物质，形成于该电路薄膜上，以密封该跳接线。

前述的薄膜覆晶封装构造，其中所述的该些引脚的至少一未与该跳接线导接的引脚是穿过该跳接线的下方。