[发明专利]一种组合指令的技术

说明书

技术领域

本发明的实施例涉及微处理器体系结构。本发明的实施例尤其涉及使用其数量要少于微处理器指令内的微操作(uop)的数量来表示两条或更多条微处理器指令的技术。

背景技术

在典型的高性能超标量微处理器中，一种用于改善性能的技术是通过将一个或多个微操作(”uop”)转换成一个可作为单个uop执行的“融合”uop来降低执行各种微处理器指令的uop数量。在本公开通篇使用的术语“uop”用于描述由指令解码成的任何子指令或操作，以便处理器执行由所述指令描述的所述操作。

现有的uop融合技术通常用于组合由单条指令生成的uop。此外，现有的某些uop融合技术可以在处理器流水线内或者可以在这些uop被退回并提交给处理器状态之前解融合这些已融合的uop。在相应指令退回之前正在解融合已融合的uop会降低受益于uop融合的某些性能。

在任一情况下，现有的uop融合技术按照处理器和/或计算机系统性能来说在某些环境中仍是效率低下的。

附图说明

本发明的实施例以实例的方式示出，并且不限于附图所示的情况，在附图中相同的编号指代相似的元素并且所述附图包括：

图1根据本发明的一个实施例示出了用于表示一种指令组合技术的逻辑元件。

图2是根据本发明的一个实施例示出了要被执行以判定在程序顺序中相邻的两个微操作(uop)是否应该融合的操作流程图。

图3是根据本发明的一个实施例示出了要被执行以判定在程序顺序中不相邻的两个微操作(uop)是否应该融合的操作流程图。

图4是根据本发明的一个实施例示出了要被执行以判定在程序顺序中相邻的两个微操作(uop)是否应被退回的操作流程图。

图5是根据本发明的一个实施例示出了要被执行以判定在程序顺序中不相邻的两个微操作(uop)是否应被退回的操作流程图。

图6是在其中可以使用本发明一个实施例的具有点对点总线体系结构的计算机系统。

图7是在其中可以使用本发明一个实施例的具有共享总线体系结构的计算机系统。

具体实施方式

本发明的实施例涉及微处理器体系结构。更具体地，本发明的实施例涉及使用其数量要少于两条或更多条微处理器指令中任何指令所包含数量的微操作(”uop”)表示所述两条或更多条指令或uop的技术，其中所述微处理器以与执行和退回这些指令或uop本身所导致的处理器状态实质上相同的方式执行并退回所述uop。在一个实施例中，可以识别由单个uop表示的两条指令，其中对该单个uop指令的执行和退回会导致与执行和退回所述两条指令实质上相同的处理器状态。

在本发明的某些实施例中，在程序顺序中彼此相邻或不相邻出现的两条或更多条指令在它们适于组合的情况下都能被一个uop表示。在一个实施例中，如果与第一条指令相关联的第一uop的执行结果可由与第二条指令相关联的第二uop所使用，这些指令无论在程序顺序中相邻还是不相邻地出现都适于组合。两条指令的组合结果可由两个uop的部分结果组成，例如可由第一uop的寄存器值和第二uop的标志组成。由于第二uop的标志覆盖了第一uop的标志，因此就删除该第一uop的标志。例如，相加两个操作数的指令(“add”指令)可用作将所述加法指令的结果与另一个操作数相比较的另一条指令(“cmp”指令)的源。因此在本发明的一个实施例中，负责执行所述加法操作的uop与负责执行所述比较运算的uop可由执行加法和比较两种操作的一个uop表示。

在另一个实施例中，在程序顺序中彼此相邻或不相邻出现的多于两条的指令也可由单个uop表示。例如在一个实施例中，引起操作数值递增的指令(“inc”指令)、cmp指令和基于cmp指令比较结果改变指令指针的指令(“jump”指令)可由单个uop表示以在执行时完成所有三条指令，因为与这三条指令相关联的uop在功能上是相连的(例如，cmp指令使用的inc指令的输出，而cmp指令的输出又为jump指令所用)。在此情况下，组合的结果由寄存器值组成，而任何标志或目标地址则被存储在其他地方。但在其它实施例中，这些标志和目标地址也可以连同寄存器值一并存储。