[发明专利]逻辑线路的点距分析方法

说明书

技术领域

本发明涉及一种逻辑线路的点距分析方法，特别是涉及一种利用测试点电路区域定义手段减少分析量的点距分析方法。

背景技术

现今的电路设计中，为有效管理线路设计、节省时间、金钱与人力成本，电路布局都经过设计人员配合专用的逻辑电路软件进行设计，同时加载不同电路板所需的设计限定信息以自动调整形成较准确的线路设定值。但随着科技进步，电子产品所需要的功能逐步增加，因此设计PCB(印刷电路板)的复杂性也随之增加，相对的量产之前的测试就变得十分重要。

一般电路板在进行测试之前，先决定预定测试的功能，并选定其功能线路的相关连接端点为测试点，此流程工作若以现在的工作者的作法，大多是配合逻辑电路软件进行，其乃先加载并解析一逻辑电路设定文件，以取得所包含的所有测试点的编码与相对应的坐标信息，并以一点距分析规则逐一对比各测试点之间的距离，并将不符合点距分析规则的测试点截取出来，最后把分析结果汇整形成一分析结果文件，汇入逻辑电路软件来协助研发人员排除不合格的测试点。此外，也有一些工作者是以目视检查方式进行测试点的错误排除，所谓目视检查方式就是利用逻辑电路软件先绘制出一测试点配置图，再以人的肉眼逐一检视各测试点的编排状态，并以手动方式选取不合格的测试点。

但是，公知技术有着无法避免的缺陷，如下列所述：

(1)错误率高。所谓的目视检查检视测试点即是指以肉眼检视各个测试点之间的距离，若是功能较少，复杂性较低的电路板，其功能电路的测试点也许只有数十个，若以肉眼检视其测试点是否设计适当，检示结果的错误率也不会太高，但是功能性较为繁多的电路板，如：计算机主机板，其功能电路所需标示的记录点少说也数以千计，不容易检视出测试点的错误所在，如此就难以产生正确的线路测试输出；其次，就现今逻辑电路软件而言，当汇入分析结果文件时，其所能取得的分析信息多为文字列表，即是列出错误的测试点编码信息与相对应的坐标设定，再由逐一对比以寻求测试点的设置位置，若数量众多，则信息对比容易错误而产生不必要的人为疏失。

(2)时间成本过高，公知技术中，若以人工操作，为逐步检视每一测试点的配置距离，任一种电路板，如计算机主机板，其所标示的记录点即千点以上，若逐一检视，十分耗费时间成本；其次，若是当汇入分析结果文件到逻辑电路软件时，也多以文字列表呈现，研发人员需逐步对比不合格的测试点于电路板上的定点配置，但测试点数量较多时，配置错误的测试点相对应较为增加，如此研发人员于对比工作就会花费大量的时间；再有，即使是配合逻辑电路软件分析测试点，但也是将各测试点逐一与其它测试点相对比，可能重复检测到测试点之间的距离，或是将明显在不同位置的测试点进行不必要的点距对比，进而花费不必要的时间成本。

发明内容

本发明的目的在于提供一种逻辑线路的点距分析方法，改进公知技术的缺点，增进使用者的便利性，并简化逻辑电路测试流程以提高生产效率。

为了实现上述目的，本发明提供了一种逻辑线路的点距分析方法，应用一逻辑电路设定文件直接产生可汇入逻辑电路软件的测试点距离分析结果，其逻辑电路软件可为现在工作人员常使用的逻辑电路设计软件Allegro，通过逻辑电路软件先输出一逻辑电路设定文件，其文件具有电路板进行测试时，所需的各测试点的相关信息，包含各测试点编码信息以及与测试点编码信息相对应的测试点坐标设定，接着利用一点距分析程序以逐步对比字符串的方式，遵循一编码规则以取得包含于逻辑电路设定文件中的数个测试点编码信息，并以同样方式取得所有测试点编码信息的测试点坐标设定，然后加载一电路区域划分规则以将电路板划分数个电路区域，依这些测试点坐标设定以指定各测试点编码信息所对应的电路区域，再加载一点距分析规则，分析在同电路区域中，各成对的测试点坐标设定之间的预测距离值为多少，最后再将不符合点距分析规则的测试点坐标设定标记出来，并将其测试点编码信息、成对的测试点坐标设定与对应电路区域记录生成一分析结果文件，以汇入逻辑电路软件。

当逻辑电路软件汇入分析结果文件时，会以图像来显示其分析结果。逻辑电路软件会先加载电路板的线路设定与测试点配置，接着加载分析结果文件，显示电路区域的划分与各测试点所对应的电路区域，然后依照分析结果将不符合点距分析规则的测试点与所属的电路区域以显眼的颜色或是特殊符号加以标记，借此协助研发人员快速了解线路设计的错误所在，以便进行修正。

本发明为一种逻辑线路的点距分析方法，与公知技术相比，具备下述优点及显著增进功效：