[发明专利]高精度合金电阻器的制程

说明书

技术领域

本发明涉及一种高精度合金电阻器的制程，将一合金板依预定形状进行冲模、结合防电镀印刷层、镀导电层、去除防电镀印刷层、修整、塑脂注模、冲模分离、电镀铜端极材料等步骤而完成芯片电阻器的制程。

背景技术

传统表面黏着型芯片电阻器一般是以厚膜印刷制程进行制造，其主要在选定的陶瓷基板上经过一序列的印刷、激光修整、铜端极、电镀制程在该陶瓷基板上形成所需的电阻器。而在另一种电阻器的型态中，则为广泛使用的合金芯片电阻器。

然而，以传统厚膜印刷制程技术制造电阻器时，在较大功率的电阻器及超低电阻值时，很难做到如合金材料的稳定特性，尤其在高精度的电流检知器的应用，这也是目前技术趋势。

合金芯片电阻器虽然具有其特定的优点，但一般而言，在合金芯片电阻器的加工过程中，在合金板中，彼此直接连续连结成一合金板冲压料带。在整个加工过程中，会在一合金板的两侧特定位置，进行冲压剪切的加工，在完成初步的冲压加工后，在该料带的特定位置，将会显得更加的狭窄，同时，由该处也是轴向应力最集中的位置，因此也最容易被卷曲变形或被折断。更近一步地说，由于该料带最狭窄的位置多半是属于每一合金芯片电阻器的一部分。因此，一旦该料带被折断，就代表损失了一个合金芯片电阻器。

此外，在制作该高精度合金电阻器的过程中，必须在各合金芯片电阻器相连处予以冲压剪切，使之分离成单一的合金芯片电阻器，在此过程中，一次冲压剪切的失当，即会同时造成两个以上合金芯片电阻器的尺寸偏离(亦即造成各合金芯片电阻器长短不一)，影响所及，将难以确保各合金芯片电阻器的阻值精确度是否都落于一特定的要求公差范围内。

发明内容

因此，鉴于现有技术的缺点，本发明的主要目的即是提供一种高精度合金电阻器的制程，使合金芯片电阻器不论在阻值精确度、产品良率、制程简便性等各方面，皆能符合产业的需求。

本发明的一种具有高精度合金电阻器的制程，在本发明的制程中，可在合金板经电镀完成后，即可依据所需阻值精度，对该合金板进行阻值修整微调的步骤。

为实现上述发明目的，本发明提供了：一种高精度合金电阻器的制程，其特征在于，包括下列步骤：依据所需阻值，选用一合金板材料，该合金板材料其中具备一长度延伸方向；依据所需阻值，将该合金板依预定形状进行冲模，以使该合金板在该长度延伸方向形成多个彼此相间隔的合金电阻区段，该合金电阻区段包含有一绝缘区段及二合金板曝露区段，该绝缘区段位于二合金板曝露区段之间，且各合金电阻区段之间尚存有一连结各合金电阻区段的合金板余料带；在各合金电阻区段中的绝缘区段形成一防电镀印刷层；在各合金板曝露区段的表面镀一导电层，以作为合金电阻的电极；去除该绝缘区段的该防电镀印刷层，以使该绝缘区段外露；在绝缘区对电阻值做修整、以达到高精度的要求；在该绝缘区段进行塑脂注模或绝缘漆涂装，以使该绝缘区段包覆一塑脂注模包覆体；将该合金板余料带予以冲压分离，以形成多个合金电阻单体。

本发明为解决习知技术的问题所采用的技术手段将一合金板依预定形状进行冲模之后，使该合金板形成多个合金电阻区段，各合金电阻区段在该长度延伸方向彼此相间隔(即横向并排配置)，且具有一绝缘区段及二合金曝露区段，并与该合金板余料带一体串接相连。接着，在各合金电阻区段中的绝缘区段表面形成一防电镀印刷层，又在各合金板曝露区段镀一导电层，以作为合金电阻的电极，再去除绝缘区段的防电镀印刷层，以使绝缘区段外露，再修整阻值，最后在该合金板的合金电阻区段进行塑脂注模，以在该合金电阻区段的绝缘区段包覆一塑脂注模包覆体，并将各个合金电阻区段予以冲压剪切分离，而形成多个合金电阻单体，并可在该合金电阻单体的两端镀上一层厚导电端极材料。

与现有技术相比，本发明的合金芯片电阻器可在制作合金电阻器时，各冲压后的合金电阻区段横向并排配置，其两端以合金板余料带一体串接相连，如此不但可以有效解决现有技术中，因为尺寸偏离(亦即各合金芯片电阻器长短不一)而造成阻值变异量太大的问题，同时由于其加工承载剪力面较大，以及受力点较多的缘故，将有助于减轻卷曲变形和减少冲压剪切毛边，提升加工作业的品质稳定性，进而提升合金芯片电阻器的生产良率。此外，本发明在冲模时，可一次一组多个芯片电阻器一起加工，可有效提高生产效率，降低不良率、降低成本。

附图说明

图1所示为本发明所制备合金板的立体图。

图2所示为图1中2-2断面的剖视图。

图3所示为本发明依据所需阻值将合金板进行冲模后的示意图。