[发明专利]多核心平台的视频解码器功率监控方法与装置

说明书

技术领域

本发明涉及一种多核心平台(multi-core platform)的视频解码器(videodecorder)功率监控(power aware)方法与装置。

背景技术

就技术方面而言，纳米高集成度工艺与芯片系统(System-on-chip，SoC)设计方法的突破，使得一个单芯片中能够具备多个处理功能单元；就需求方面而言，电子产业的发展焦点已转为数字化消费性电子产品。热门应用涵盖了手持式设备，即手机、数字像机、移动媒体播放机(Portable Media Player，PMP)等，以及家庭多媒体中心，如液晶电视(LCD TV)、数字激光视盘(DVD)、个人录像机(PVR)、多媒体处理器(RG)等。这些电子设备所需处理的数据愈来愈多种变化，往往包括网络、视频、语音、文件等工作。

为适应如此复杂的运算需求，多核心处理器架构也就成为众所瞩目的解决方案。多核心处理器架构并不单单以精简指令集(Reduced Instruction SetComputing，RISC)为微处理器(Micro Processing Unit，MPU)核心的处理器，如ARM、MIPS以及PowerPC等微处理器，还包括处理信号的信号处理器(Digital Signal Processor，DSP)单元，以及针对特定功能的加速器。

这些处理器单元可以是个别的多核心架构，如Broadcom、Freescale及PMC-Sierra等多核心RISC的网络处理器，或Freescale的多核心的DSP产品，也可以是整合RISC和DSP甚至是可程序加速器的多媒体处理器，如OMAP(TI)、i.Smart(Freescale)及Vision(Agere)、以及工研院芯片中心所开发的PAC平台等产品。

为了满足愈来愈丰富的多媒体内容应用，采用RISC微处理器加上DSP的双核心处理器架构已受到业界普遍的肯定。其中RISC微处理器(通常是ARM处理器)执行操作系统、管理人机接口(MMI)并执行其它一些常规任务；DSP则用于完成繁重的数学处理任务，例如语音编码、视频解码、音频解码等多媒体应用。

也就是说，一般而言，双核心的RISC微处理器与DSP在性能上有点不同，RISC增强型DSP可能在DSP性能上很强，但却不能提供足够的RISC性能。由于DSP是为实时信号而最佳化，DSP处理实时信号所需的功率耗损和成本通常比RISC低，然而其管线(pipeline)架构虽能有效地执行复杂的信号处理运算，但并不适合用在简单控制上，因此将DSP当作控制处理器的效率往往不够理想。

多媒体应用于移动性产品如个人数字助理(Personal digital assistants，PDA)、智能型手机(smart phones)已相当普遍，然而这些移动性产品的电源是由电池供应，因此延长电池使用时间是件重要的事情。然而处理视频数据需要大量的计算，相对的也就需要消耗大量的电源。根据对最先进的视频压缩标准H.264/AVC(Advance Video Coding)视频编码的相关报告，在解压缩的过程中，重建画面的计算量差异很大。如图1所示的解压缩QCIF影像时重建画面所需的周期(cycle)数，最少需要1020140个周期，最多需要4002744个周期，平均需要2446444个周期，标准变异数(standard variation)高达710647个周期。

一般在设计时，是以最差的情况来设计，如此一来处理器就有许多的闲置时间；当发现处理器有闲置时间时，可以降低处理器的执行电压或频率，以减少能源消耗。

H.264/AVC解压缩的流程200如图2所示，已压缩的位元串列经过熵解码201后，解码出两类数据，第一类数据为语法元素，包括区块(block)文件头(file header)数据、移动向量等，第二类数据为量化剩余系数(quantizedresidual coefficient)。

在H.264里，使用指数哥伦布码来解第一类数据，使用内文适应性可变长度码(Context Adaptive Variable Length Codes，CAVLC)来解第二类资料。CAVLD解码的主要程序有六个步骤101-106，每个步骤使用不同的码表。CAVLD的流程说明如下。