[发明专利]辅助布设信号线的系统及方法

说明书

技术领域

本发明涉及一种辅助布设信号线的系统及方法，更详而言之，涉及一种加载于一布线软件，用以辅助该布线软件于设计一电路板时对其进行信号线布线的系统及方法。

背景技术

目前，印刷电路板(PCB)的线路布局(Layout)通常是通过各类软件程序(例如Protel软件)来自动执行。其中，于进行布线之前，布线工程师一般需对所欲布线的重要线路(例如信号线及电源线等)设定线宽及线距，以使信号可更有效地传输，并可满足例如阻抗或时序等规格的要求，并通过软件程序布线完成后，需对该布线结果进行设计规则查核(DRC，Design Rule Check)，以查核所述布设的线路符合线宽及线距的设计规则，以避免线路宽度不足而造成良率不佳，线路间距过小而易形成电磁干扰或短路。并于查核到有缺陷线路时，可采用例如标示DRC于该线路的缺陷位置处，以供布线工程师据此进行修改。

目前，布线工程师所使用的布线软件中，对于信号线线宽设定的功能比较完善，但是对于线距设定的功能在实际操作中还存有一定缺陷。举例来说，一般为提高印刷电路板的集成度，布设于该电路板上的BGA电子元件，其各引脚(Pin)间距设置就相应较小，于布线时是自各该引脚(Pin)引路(Trace)至电路板的其他区域，然由于引脚之间的间距较小，导致后续布设于引脚间的各信号线的间距无法满足布线规则所预先设定的线距要求，故对该布线结果进行DRC查核时，会在该电路板上出现很多不符设计规则的DRC错误标示，但是，此种由于引脚间距较小引起的布设于引脚间的各信号线的间距不符布线规则设定所引起的DRC为可以忽略的DRC，即该信号线间的间距虽不符合布线规则设定但并不影响线路信号传输，布线工程师无需对此种可忽略的DRC进行修改。但是在将该电路板交付予客户以供其查核时，客户往往会要求将这些可忽略的DRC错误标示隐藏掉，故于设计的后期工作中，布线工程师就会在这些DRC错误标示的所处区域设置一限制区域(Constraint Area)，以将所述可忽略的DRC错误标示隐藏。

但是，前述现有技术中，因该限制区域是自上而下贯穿该电路板的所有布设层面，故会产生下列影响：于同一布设层面内，该限制区域内的所有线路都受到该限制区域设置的影响，不符合布线规则设定但并不影响线路信号传输的线路的DRC(即可忽略的DRC)错误标示可能连那些影响线路信号传输且必须要修改的信号线的DRC(即不可忽略的DRC)错误标示一同被隐藏，致使布线工程师无法对不可忽略的DRC错误标示的信号线进行修改，导致线路信号不良，电路板品质下降。同理，因该限制区域是自上而下贯穿该电路板的所有布设层面，故也隐藏了其他布设层面内那些影响线路信号传输且必须要修改的信号线的DRC(即不可忽略的DRC)错误标示，限制布线工程师的修改工作，同样会导致线路信号不良及电路板品质下降的问题。

因此，如何克服上述现有技术的缺点，进而提供一种卓有成效的布线设计以隐藏所述虽不符合布线规则设定但仍允符信号传输要求的线路的DRC错误标示，避免因设置限制区域而隐藏不符合布线规则设定且不允符信号传输要求的线路的DRC错误标示以使使用者无法对其进行修改，而致线路信号传输不良及电路板品质下降的问题，实为目前所要解决的问题。

发明内容

鉴于上述现有技术的缺点，本发明的主要目的是在于提供一种辅助布设信号线的系统及方法，通过隐藏不符合布线规则设定但允符信号传输要求的线路的DRC错误标示，而仅显示不符合布线规则设定且不允符信号传输要求的线路的DRC错误标示，以使使用者对其进行修改，进而提升电路板布线品质致线路信号传输不良及电路板品质下降的缺点。