[发明专利]延迟电路无效
| 申请号： | 200610104372.4 | 申请日： | 2006-08-10 |
| 公开（公告）号： | CN101123426A | 公开（公告）日： | 2008-02-13 |
| 发明（设计）人： | 沈文万 | 申请（专利权）人： | 普诚科技股份有限公司 |
| 主分类号： | H03K5/13 | 分类号： | H03K5/13 |
| 代理公司： | 北京林达刘知识产权代理事务所 | 代理人： | 刘新宇 |
| 地址： | 中国台湾台北县*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 延迟 电路 | ||
1.一种延迟电路，其特征在于，所述延迟电路包括：
一第一反相器，具有一输入端以及一第一节点，上述输入端是用以接收一输入信号；
一电阻，耦接至上述第一节点与一第二节点之间；
一第一电容，耦接于上述第二节点以及一电压源之间；以及
一第二电容，耦接于上述第二节点以及一接地点之间。
2.根据权利要求1所述的延迟电路，其特征在于，更包括一第二反相器，耦接于一输出端与上述第二节点之间。
3.根据权利要求1所述的延迟电路，其特征在于，上述第一反相器包括一第一晶体管以及一第二晶体管。
4.根据权利要求3所述的延迟电路，其特征在于，上述第一晶体管具有一第一第一极，耦接至上述电压源，一第一第二极，耦接至上述第一节点，以及一第一栅极，耦接至上述输入端，且上述第二晶体管具有一第二第一极，耦接至上述第一节点，一第二第二极，耦接至上述接地点，以及一第二栅极，耦接至上述输入端。
5.根据权利要求3所述的延迟电路，其特征在于，上述第一晶体管是为一P型金属氧化物半导体晶体管，且上述第二晶体管是为一N型金属氧化物半导体晶体管。
6.根据权利要求1所述的延迟电路，其特征在于，上述第一电容与第二电容是由晶体管实现。
7.根据权利要求6所述的延迟电路，其特征在于，上述第一电容是为P型金属氧化物半导体晶体管，上述第一电容的基体是耦接至上述电压源，且上述第一电容的栅极是耦接至上述第二节点。
8.根据权利要求7所述的延迟电路，其特征在于，上述第二电容是为N型金属氧化物半导体晶体管，上述第二电容的基体是耦接至上述接地点，且上述第二电容的栅极是耦接至上述第二节点。
9.根据权利要求2所述的延迟电路，其特征在于，上述第二反相器包括一第三晶体管以及一第四晶体管。
10.根据权利要求9所述的延迟电路，其特征在于，上述第三晶体管具有一第三第一极，耦接至上述电压源，一第三第二极，耦接至上述输出端，以及一第三栅极，耦接至上述第二节点，且上述第四晶体管具有一第四第一极，耦接至上述输出端，一第四第二极，耦接至上述接地点，以及一第四栅极，耦接至上述第二节点。
11.根据权利要求9所述的延迟电路，其特征在于，上述第三晶体管是为一P型金属氧化物半导体晶体管，且上述第四晶体管是为一N型金属氧化物半导体晶体管。
12.一种延迟电路，其特征在于，所述延迟电路包括：
一第一反相器，具有一输入端以及一第一节点，上述输入端是用以接收一输入信号；
一电阻，耦接至上述第一节点与一第二节点之间；
第一电容组，包括多个串接电容，具有一第一端子，耦接至一电压源，以及一第二端子，耦接至上述第二节点；以及
第二电容组，包括多个串接电容，具有一第三端子，耦接至上述第二节点，以及一第四端子，耦接至一接地点。
13.根据权利要求12所述的延迟电路，其特征在于，更包括一第二反相器，耦接于一输出端与上述第二节点之间。
14.根据权利要求12所述的延迟电路，其特征在于，上述第一反相器包括一第一晶体管以及一第二晶体管。
15.根据权利要求14所述的延迟电路，其特征在于，上述第一晶体管具有一第一第一极，耦接至上述电压源，一第一第二极，耦接至上述第一节点，以及一第一栅极，耦接至上述输入端，且上述第二晶体管具有一第二第一极，耦接至上述第一节点，一第二第二极，耦接至上述接地点，以及一第二栅极，耦接至上述输入端。
16.根据权利要求14所述的延迟电路，其特征在于，上述第一晶体管是为一P型金属氧化物半导体晶体管，且上述第二晶体管是为一N型金属氧化物半导体晶体管。
17.根据权利要求12所述的延迟电路，其特征在于，上述第一电容组与第二电容组中的电容是由晶体管实现。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于普诚科技股份有限公司，未经普诚科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200610104372.4/1.html，转载请声明来源钻瓜专利网。
