[发明专利]一种薄膜晶体管液晶显示器像素结构及其制造方法有效

专利信息
申请号: 200610103865.6 申请日: 2006-08-04
公开(公告)号: CN101118355A 公开(公告)日: 2008-02-06
发明(设计)人: 邱海军;王章涛;陈旭;闵泰烨 申请(专利权)人: 北京京东方光电科技有限公司;京东方科技集团股份有限公司
主分类号: G02F1/136 分类号: G02F1/136;G02F1/1343;G02F1/1333;G03F7/20
代理公司: 北京同立钧成知识产权代理有限公司 代理人: 刘芳
地址: 100176北*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 薄膜晶体管 液晶显示器 像素 结构 及其 制造 方法
【说明书】:

技术领域

发明涉及薄膜晶体管液晶显示器及其制造方法,特别涉及一种三次光刻工艺制作的薄膜晶体管液晶显示器像素结构及其制造方法。

背景技术

目前在常规薄膜晶体管液晶显示器件制造的方法中,阵列工艺使用五次光刻掩模版的方法,一部分采用四次光刻掩模版的方法,其中四次光刻掩模版主要采用灰色调(Gray Tone)掩模版的技术对薄膜晶体管的沟道部分的源漏金属电极和有源层部分进行刻蚀。

此结构的在常规四次光刻掩模版的工艺顺序包括:

首先,利用常规的栅工艺形成栅层,然后沉积栅绝缘层。

接着,沉积半导体有源层,掺杂层,源漏金属层。利用Gray Tone掩模版形成薄膜晶体管的小岛,进行灰化工艺,暴露沟道部分,刻蚀沟道部分的金属层,刻蚀沟道部分的掺杂层、有源层。在此步工艺中由于需要对有源层,金属层,还有掺杂层的刻蚀,所以在光刻工艺中需要对Gray Tone沟道部分的光刻胶的控制相当严格,另外刻蚀的选择比和均匀性均有很高的要求。所以对于工艺的容差要求非常高。

发明内容

本发明的目的是针对现有技术的缺陷,提出一种薄膜晶体管液晶显示器阵列结构及其三次光刻工艺制作该结构的办法,降低对工艺容差的要求以及简化薄膜晶体管的设计。

为了实现上述目的,本发明提供了一种薄膜晶体管液晶显示器像素结构,包括:玻璃基板、栅线、栅电极、第一栅绝缘层、有源层、掺杂层、第二绝缘层、源电极、漏电极、像素电极及钝化层,其中栅电极和栅线上依次为第一绝缘层、有源层和掺杂层;第二绝缘层覆盖在玻璃基板上、栅线上及栅电极周边边缘处;像素电极与漏电极呈一体位于第二绝缘层上方,且在形成漏电极的位置与栅电极上的掺杂层搭接;源电极和数据线上方覆盖有透明像素电极层,该透明像素电极层在靠近沟道处搭接在栅电极上的掺杂层上;钝化层覆盖在像素电极及漏电极之外的部分。

其中,所述栅线和栅电极为AlNd、Al、Cu、Mo、MoW或Cr的单层膜,或者为AlNd、Al、Cu、Mo、MoW或Cr之一或任意组合所构成的复合膜。所述第一绝缘层或第二绝缘层为SiNx、SiOx或SiOxNy的单层膜,或者为SiNx、SiOx或SiOxNy之一或任意组合所构成的复合膜。所述源电极、数据线或漏电极为Mo、MoW或Cr的单层膜,或者为Mo、MoW或Cr之一或任意组合所构成的复合膜。

为了实现上述目的,本发明同时提供了一种薄膜晶体管液晶显示器像素结构的制造方法,包括:

步骤一,在洁净的基板上依次沉积栅金属层,第一栅绝缘层,有源层,掺杂层,采用第一块掩模版进行掩模、曝光并进行蚀刻,得到栅小岛图形和栅线;

步骤二,在完成步骤一基板上依次沉积第二绝缘层和源漏金属层,采用第二块掩模版,该掩模版为灰色调掩模版,经过曝光显影后得到无光刻胶区域,保留部分光刻胶区域和保留全部光刻胶区域;刻蚀无光刻胶区域露出薄膜晶体管沟道部分的掺杂层,此时栅小岛图形的周边保留部分第二绝缘层及其上的源漏金属层和光刻胶;完成刻蚀后,对光刻胶进行灰化工艺,全部去除保留部分光刻胶区域的光刻胶,去除一部分厚度的保留全部光刻胶区域的光刻胶,露出像素电极和漏电极区域的源漏金属层;并接着对像素电极和漏电极区域的源漏金属层进行刻蚀,完成刻蚀后,采用光刻胶离地剥离工艺,剥离数据线和漏电极上方的光刻胶;

步骤三,在完成步骤二基板上沉积透明像素电极,采用第三块掩模板,该掩模版为灰色调掩模版,经过曝光显影后得到无光刻胶区域,保留部分光刻胶区域和保留全部光刻胶区域;刻蚀无光刻胶区域得到薄膜晶体管沟道部分;完成刻蚀后,对光刻胶进行灰化工艺,去除保留部分光刻胶区域的光刻胶,去除一部分厚度的保留全部光刻胶区域的光刻胶,露出数据线和源电极上方的像素电极层;接着沉积一层钝化层,并结合光刻胶离地剥离工艺,剥离掉像素电极、源电极及源电极与掺杂层搭接部分区域上方的光刻胶。

其中,所述第二块掩膜版经过曝光显影后保留全部光刻胶的区域包括形成数据线区域和源电极区域;保留部分光刻胶区域包括像素电极、源电极区域。所述步骤二中刻蚀无光刻胶区域包括刻蚀源漏金属层和第二绝缘层。所述第三块掩膜版经过曝光显影后保留全部光刻胶的区域包括形成像素电极、源电极及源电极与掺杂层搭接部分区域的光刻胶;保留部分光刻胶区域包括形成数据线和源电极上透明像素电极层,及像素电极层与栅电极上的掺杂层相搭接部分区域;其他部分为无光刻胶区域。所述刻蚀无光刻胶区域得到薄膜晶体管沟道部分包括像素电极层刻蚀和掺杂层的刻蚀。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京京东方光电科技有限公司;京东方科技集团股份有限公司,未经北京京东方光电科技有限公司;京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200610103865.6/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top