[发明专利]相变存储器元件及其制造方法无效
申请号: | 200610094044.0 | 申请日: | 2006-06-22 |
公开(公告)号: | CN101093872A | 公开(公告)日: | 2007-12-26 |
发明(设计)人: | 卓言;曾明豪 | 申请(专利权)人: | 财团法人工业技术研究院;力晶半导体股份有限公司;南亚科技股份有限公司;茂德科技股份有限公司;华邦电子股份有限公司 |
主分类号: | H01L45/00 | 分类号: | H01L45/00;H01L27/24;H01L21/82 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波;侯宇 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 相变 存储器 元件 及其 制造 方法 | ||
技术领域
本发明涉及一种存储器元件及其制造方法,且特别是涉及一种相变存储器元件及其制造方法。
背景技术
相变存储器具有速度、功率、容量、可靠度、工艺整合度、以及成本等具竞争力的特性,适合用来作为较高密度的独立式或嵌入式的存储器应用。由于相变存储器技术的独特优势,也使得其被认为非常有可能取代目前商业化极具竞争性的静态存储器SRAM与动态随机存储器DRAM等易失存储器与闪存Flash等非易失存储器技术,可望成为未来极有潜力的新世代半导体存储器。
图1A绘示现有T型结构的相变存储器,如图1A所示,现有T型结构的相变存储器依序包括下电极102、下接触拴塞104、相变层106、上接触拴塞108和上电极110,其中柱状的下接触拴塞104为加热电极,其和相变层106接触,下接触拴塞104和相变层106的接触面积由下接触拴塞104的尺寸大小决定,而尺寸的缩小由黄光光刻的极限决定,因此,尺寸微缩相对较不易。
此外,现有技术亦披露了水平结构的相变存储器,如图1B所示,加热电极112采用水平设置,如此,加热电极112的尺寸大小由形成加热电极112的薄膜厚度决定,可不受黄光光刻极限的限定,然而,此工艺的相变材料114以填洞工艺沉积,与加热电极112接触的可靠度、均匀性均不理想,另外,加热电极112必须选择高电阻材料以利加热效率,但由于加热电极112路径长,导通过程会有过大的功率损耗,此外,电流在相变材料层114内的流通路径也较长,同样造成过大的功率损耗,又另外,此水平结构相变存储器的使用光掩模数比传统T型多一至两道、制作成本较高。
US 6,867,425披露了一种侧向式相变存储器元件,如图1C所示,其在基板150上形成电极材料并加以图形化,并利用图形化之后的电极152、153作为相变材料154上电流流通的两个电极152、153,而相变材料154和图形化之后的电极152、153间隔以介电层156,且由介电材料组成的保护层158覆盖相变材料154。此侧向式相变存储器元件的好处是可通过侧向式接触来降低操作电流,且通过两个电极间距的缩短可减少电流流经相变材料的路径,进而可降低元件操作时的功率损耗,然而其亦不可避免以下缺点:相变材料同样以填洞工艺来沉积,在与加热电极接触的可靠度、均匀性一样不理想,且为了缩短电极间距离,造成更严重的填洞困境。加热电极必须选择高电阻材料以利加热效率,但加热电极路径比上述现有技术更长,造成更大的功率损耗。加热电极之外,仍须在水平面的两侧的额外的导通电极,存储器单一将占据庞大面积。使用光掩模数比传统T型多一道、制作成本较高。
发明内容
根据上述问题,本发明的主要目的为提供一相变存储器元件,与传统形成于沟槽的相变层相比可具有较短电流路径,且具有较少缺陷。另外,相变层和电极的接触区域由图形化相变层的厚度决定,可突破曝光极限尺寸。
本发明提供一种相变存储器元件。第一柱状电极和第二柱状电极沿水平方向排列。图形化相变层位于第一柱状电极和第二柱状电极之间,且电连接第一柱状电极和第二柱状电极,其中整体图形化相变层位于一平面结构上。下电极电连接第一柱状电极,及上电极电连接第二柱状电极。
本发明提供一种相变存储器元件的制造方法。首先,提供基底,基底包括源极和漏极。其后,形成电连接漏极的多个金属导线和插塞;在金属导线或插塞上形成位于第一介电层中的下电极。接着,在下电极和第一介电层上形成位于第二介电层中的第一柱状电极下半部和第二柱状电极下半部,其中第一柱状电极下半部电连接下电极;在部分第一柱状电极下半部、部分第二柱状电极下半部和部分第二介电层上形成图形化相变层。后续,在第一柱状电极下半部、第二柱状电极下半部和部分图形化相变层上,形成位于第三介电层中的第一柱状电极上半部和第二柱状电极上半部,以形成第一柱状电极和第二柱状电极,其中图形化相变层延伸入第一柱状电极和第二柱状电极中。后续,形成电连接部分第二柱状电极上半部的上电极。
本发明提供一种相变存储器元件的制造方法。首先,提供基底,基底包括源极和漏极;形成电连接漏极的多个金属导线和插塞。接着,在金属导线或插塞上形成位于第一介电层中的下电极,在下电极和第一介电层上形成第二介电层。后续,在第二介电层上形成相变层,在相变层和第二介电层上形成第三介电层。其后,在第三介电层上形成图形化的光致抗蚀剂层;以图形化的光致抗蚀剂层为掩模,蚀刻第二介电层和第三介电层,以形成至少两开口,其中开口贯穿部分的相变层。接下来,将导电材料填入开口,以形成至少两柱状电极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于财团法人工业技术研究院;力晶半导体股份有限公司;南亚科技股份有限公司;茂德科技股份有限公司;华邦电子股份有限公司,未经财团法人工业技术研究院;力晶半导体股份有限公司;南亚科技股份有限公司;茂德科技股份有限公司;华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200610094044.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:双向全自动调偏器
- 下一篇:提高音视频播放设备开机速度的方法