[发明专利]ATA接口的DDR固态盘

权利要求书

1.一种由接口转换技术实现固态盘的方法，即从ATA接口到DDR接口的技术转换。接口转换过程分四个步骤：

1)ATA接口分别通过两个通道：传送数据到FiFo，和传送控制信息到控制逻辑；

2)控制逻辑对控制信息的分析处理产生新的信息，并将新的相关控制信息分别通过控制信息通道送到FiFo，和DDR接口；

3)FiFo根据控制信息将数据送到DDR接口；

4)DDR接口对控制信息和数据加工，从而实现固态盘的整体转换功能。

2.根据权利要求1所叙述的方法，其中ATA接口的功能是：

ATA是一种异步接口协议。

ATA接口中的数据同步逻辑是通过数据通道将数据送到FiFo。ATA接口中的DMA的功能接收输入和输出控制信息。ATA接口中的接口模块的功能是利用FPGA芯片中的Block Ram实现ATA协议中规定的接口寄存器，并保存Identify信息。FPGA的BlockRAM是一个双端口(A和B)器件；A和B两端口可分别对整个RAM空间进行读写操作，互不妨碍。在本发明的设计中，RAM的A端口由ATA的相关逻辑控制；B端口由控制逻辑控制，并向RAM中实现的状态寄存器中返回当前指令的状态信息。

3.根据权利要求1所叙述的方法，其中第二项控制逻辑的结构是由微控制器和FiFo控制逻辑，以及信息传送通道组成。

1)微控制器

微控制器的主要功能是完成命令解析，初始化DDR等任务。微控制器对DDR与ATA采用统一的编址。使用微控制器完成这些任务，可以有效地利用FPGA芯片内部的RAM资源，减少硬件设计的复杂程度。控制信息包括控制端口和控制数据。端口分布概况是，0～7，f是ATA一侧的接口；9～b是FiFo控制逻辑与部分DDR的接口；c～e是与DDR的接口。

2)FiFo控制逻辑

FiFo控制逻辑主要完成的任务是匹配DDR与ATA的数据速率，避免数据丢失。FiFo控制逻辑状态图包含以下7种状态(详细情况见“具体实施方式”)：

Idle，Write，Write_wait，Pre_read，Read和Read_wait。通过这些工作状态协调数据从ATA到DDR的传输速率，该部分逻辑配合DDR控制模块、微控制解析命令的执行状态来控制数据流入流出DDR模块，完成数据的读写与存储，实现模拟硬盘的功能。

3)微控制器程序流程图

微控制器的工作是通过微控制器程序实现的。微控制器程序流程包括：

初始化DDR程序，等待ATA命令程序，判断ATA命令程序，ATA命令子程序和Soft_reset命令。执行Soft_reset命令，是设置状态寄存器，并返回到等待ATA命令的状态，从而实现微控制器程序的循环。

4.根据权利要求1所叙述的方法，其中第三项是FiFo

FiFo的功能由FPGA中的Block RAM直接实现。从而体现FIFO(First-InFirst-Out)先入先出的作用。

5.根据权利要求1所叙述的方法，其中第四项是DDR接口

DDR接口的功能由ECC模块和DDR控制器两部分实现。

1)ECC模块：利用海明编技术提高数据的可靠性。海明编码是一种可以纠错的编码。它是利用在k位信息增加r位，构成一个n＝k+r位的码字，然后利用数学演算法来校验n bite码字中的1 bite错误。

2)DDR控制器的功能是，向DDR颗粒发送读写命令，初始化指令队列，完成DDR的设计要求。

DDR控制器包括以8个状态：Initialize，Idle，Auto_refesh，Active，Read，Write，Prechange_all和Power_down。

根据DDR控制器的状态控制，上电后，控制逻辑控制DDR控制器完成一系列步骤(这些步骤在“具体实施方式”中详细列出)的工作，使得DDR按要求执行。

由上述可以归纳出本发明具有以下几点显著特点：(1)，本发明通过ATA接口到DDR接口的接口转换技术，实现固态盘的功能；(2)，本发明轮廓清晰：即从ATA接口到控制逻辑、FiFo，再到DDR接口。这是本发明独具匠心的巧妙设计；(3)，在本发明采用现场可编程门阵列芯片FPGA中的XC3S200芯片。由于创造性的设计构思，使得本发明的固态盘在存储速率和存储量达到理想的境界。