[发明专利]移位寄存器及其信号产生器

说明书

技术领域

本发明是有关于一种移位寄存器及其信号产生器，且特别是有关于一种避免信号输出端浮接(Floating)的移位寄存器及其信号产生器。

背景技术

图1A是已知美国专利公告号20040174189的扫描驱动器的移位寄存器电路结构图。请参照图1A，移位寄存器100包括三个N型金属氧化物半导体(N-type Metal Oxide Semiconductor，NMOS)场效晶体管101、102及103以及一个电容104。第一个晶体管101的漏极是耦接至输入信号IN，晶体管101的栅极接受时钟信号CKA的控制，且晶体管101的源极用以输出控制信号C1。第二个晶体管102的漏极是耦接至时钟信号CKB，晶体管102的栅极接受控制信号C1的控制，且晶体管102的源极用以输出一输出信号OUT。另外，第三个晶体管103的漏极是耦接至晶体管102的源极，晶体管103的源极是耦接至电压VSS，且晶体管103的栅极是由时钟信号CKA所控制，其中时钟信号CKB为时钟信号CKA的反相信号。电容104耦接于晶体管102的源极与栅极之间。

请同时参照图1B，其绘示图1A移位寄存器100的相关信号时序图。如图1B所示，于第一时钟周期T1内，输入信号IN具有VSS电平(例如是0V)，且时钟信号CKA及CKB分别具有VDD(例如是9V)及VSS电平。此时晶体管101导通，使得控制信号C1具有(VDD-Vt)电平，其中Vt为晶体管101的起始电压(Threshold Voltage)值。同时，时钟信号CKA亦导通晶体管103，使得输出信号OUT具有VSS电平，而且晶体管102亦导通。此时，电容104是充电而储存有(VDD-Vt-VSS)的跨压。接着，于第二时钟周期T2内，输入信号IN具有VDD电平，且时钟信号CKA及CKB分别具有VSS及VDD电平。此时，晶体管101不导通。时钟信号CKB由VSS电平上升至VDD电平，同时提高晶体管102的源极电压(P点电压)。于是通过电容104的跨压，晶体管102的栅极电压亦随之上升，并使得晶体管102因栅极电压高于源极电压而导通。然而，由于时钟信号CKA具有VSS电平，导致晶体管103不导通，使得晶体管103的漏极，亦即信号输出端P会有机会出现浮接状态。

接下来，于第三时钟周期内，输入信号IN具有VSS电平，且时钟信号CKA及CKB具有VSS及VDD电平。如同上述，晶体管101以及103皆不导通，使得信号输出端P同样会出现浮接状态。当信号输出端P处于浮接状态时，扫描驱动器的扫描线信号便容易受到控制电压Vcom以及数据线信号的干扰，并导致扫描线输出信号不稳，影响后续的像素电压，进而造成显示器图像闪烁的现象，降低图像质量。

发明内容

有鉴于此，本发明的目的就是在提供一种新颖的移位寄存器及其信号产生器。在上述第三个晶体管的栅极与第二个晶体管的栅极之间加入受控开关元件，使得当第三个晶体管不导通时，此受控开关元件导通，以避免信号输出端处于浮接状态所造成图像闪烁现象，进而提高显示器的图像质量。

根据本发明的目的，提出一种移位寄存器，用以接收输入信号，并据以输出一输出信号。移位寄存器包括第一开关、晶体管、受控开关元件以及第二开关。第一开关包括第一输入端、第一控制端以及第一输出端。第一输入端耦接至输入信号，且第一控制端耦接至第一时钟信号。晶体管具有栅极、第一源极/漏极及第二源极/漏极。栅极耦接至第一输出端，且第一源极/漏极耦接至第二时钟信号。受控开关元件包括第一受控输入端、第二受控输入端、开关控制端以及第二开关。第一受控输入端耦接至第三时钟信号。第二受控输入端耦接至第一电压，且开关控制端耦接至第一输出端。第二开关包括第二输入端、第二控制端以及第二输出端。第二输入端耦接至第一电压，第二控制端耦接至受控输出端，且第二输出端耦接至晶体管的第二源极/漏极，用以输出此输出信号。

其中第一时钟信号控制第一开关导通，并输出输入信号，使得受控开关元件导通，第三时钟信号使得受控输出端输出第二电压，并控制第二开关导通，且输出信号的电平为第一电压；

其中第一时钟信号控制第一开关不导通，第二时钟信号升降压第一输出端的电平，使得晶体管导通，输出信号为第二时钟信号，同时第一输出端的电平改变，使得受控开关元件导通，第三时钟信号使得受控输出端输出第一电压，并控制第二开关不导通。