[发明专利]单次可编程存储器及其制造方法

说明书

技术领域

本发明涉及一种非易失性存储器及其制造方法，且特别是涉及一种单次可编程存储器及其制造方法。

背景技术

非易失性存储器可以依照数据存入的方式而细分为掩模式只读存储器(Mask ROM)、可抹除且可编程只读存储器(Erasable Programmable ROM；EPROM)、可电抹除且可编程只读存储器(Electrically Erasable ProgrammableROM；E²PROM)、单次可编程只读存储器(One Time Programmable ROM；OTPROM)等。

美国专利US 6678190揭露了一种单次可编程化只读存储器，以设置于N阱上的两串接的P型晶体管分别作为选择栅极与浮置栅极。由于无须配置控制栅极，因此具有能够与CMOS工艺整合的优点。

然而，随着集成电路产业的发展，业界莫不以制作出速度更快、尺寸更小的产品为目标，因此半导体元件的集成度(Integration)势必会持续不断地增加。线宽缩小的结果，往往会导致存储器通道的电流过小，这么一来，很容易会造成数据误判的情形而降低存储器的可靠度。

此外，由于元件的集成度增高，在接触窗开口的蚀刻工艺中，很容易产生误对准的情形，使得接触窗开口会蚀刻到掺杂区旁的隔离结构，造成P型掺杂区与N阱会产生PN接合，发生漏电流的问题。

为了避免上述PN接合的问题，业界多会在隔离结构上形成一层氮化硅层，以防止过度蚀刻的发生。然而，由于氮化硅具有阻陷电荷的特性，将使得浮置栅极中所储存的部分电荷会落入氮化硅层，从而导致通道的电流过小，降低存储器的操作效率。

发明内容

有鉴于此，本发明的目的就是在提供一种单次可编程存储器，可以提高选择栅极与浮置栅极下方的通道宽度，进而增大通道的电流。

本发明的另一目的是提供一种单次可编程存储器的制造方法，能够以简单的工艺，形成通道电流较高的单次可编程存储器。

本发明提出一种单次可编程存储器，包括基底、多个隔离结构、第一晶体管与第二晶体管。隔离结构设置于基底中，定义出有源区，各隔离结构上具有凹陷，使隔离结构顶面低于基底顶面。第一晶体管设置于基底的有源区上，且延伸至该凹陷侧壁，第一晶体管的栅极为选择栅极。第二晶体管设置于基底的有源区上，与第一晶体管串接。第二晶体管的栅极为浮置栅极，此浮置栅极呈区块状横跨于有源区的基底上，且延伸至凹陷侧壁。

上述单次可编程存储器中，还包括栅介电层，设置于浮置栅极与基底之间。此外，选择栅极与基底之间设置有选择栅极介电层。

上述单次可编程存储器中，第一晶体管与第二晶体管为P型晶体管。

上述单次可编程存储器中，还包括一掩模层，设置于隔离结构与浮置栅极之间。其中，掩模层的材料例如是氮化硅。

上述单次可编程存储器中，浮置栅极的材料包括掺杂多晶硅。

上述单次可编程存储器，其隔离结构上设置有凹陷，使得选择栅极和浮置栅极得以延伸至此凹陷侧壁，如此一来，可以在不增加浮置栅极尺寸的情况下，加大通道区的宽度，进而加大电流。

本发明提出另一种单次可编程存储器，包括多个隔离结构、多个存储单元、多个选择栅极线、多个源极线与多个位线。隔离结构设置于基底中，各隔离结构上具有凹陷，使隔离结构顶面低于基底顶面。存储单元呈行列排列，设置于基底上。各存储单元包括第一晶体管与第二晶体管。第一晶体管的栅极为选择栅极，且该选择栅极延伸至该凹陷侧壁。第二晶体管的栅极为浮置栅极，浮置栅极呈区块状横跨于隔离结构之间的基底上，且延伸至凹陷侧壁。其中，第一晶体管的第二端点(漏极)串接至第二晶体管的第一端点(源极)。多个选择栅极线横跨隔离结构与基底而设置，各选择栅极线连接同一行的第一晶体管的栅极。多个源极线分别耦接同一行的第一晶体管的第一端点(源极)。多个位线分别耦接同一列的第二晶体管的第二端点(漏极)。

上述单次可编程存储器中，还包括栅介电层，设置于浮置栅极与基底之间。选择栅极与基底之间设置有选择栅极介电层。

上述单次可编程存储器中，相邻两存储单元是以镜像对称的方式配置。

上述单次可编程存储器中，第一晶体管与第二晶体管为P型晶体管。

上述单次可编程存储器中，还包括掩模层，设置于隔离结构与浮置栅极之间。其中，掩模层的材料例如是氮化硅。