[发明专利]非易失性存储器件以及对其编程的方法

权利要求书

1.一种非易失性半导体存储器件，包括：

行解码器，被配置为响应于编程电压使能信号、通过电压使能信号、降低的通过电压使能信号和升压电压而产生编程电压信号、通过电压信号和降低的通过电压信号，所述降低的通过电压信号具有低于所述通过电压信号的电压电平的电压电平；

被选字线，其耦接到被选存储晶体管，并且被配置为响应于所述编程电压使能信号而接收所述编程电压信号；和

多条未选字线，包括至少一条被施加第一电压信号的字线，所述第一电压信号被配置为在所述编程电压使能信号被激活之前具有所述降低的通过电压信号的电压电平，而在所述编程电压使能信号被激活时具有所述通过电压信号的电压电平。

2.根据权利要求1的非易失性半导体存储器件，其中所述第一电压信号响应于所述降低的通过电压使能信号而转换到所述降低的通过电压信号的电压电平，并且响应于所述通过电压使能信号而转换到所述通过电压信号的电压电平。

3.根据权利要求1的非易失性半导体存储器件，其中向所述被选字线施加下述电压信号：其中所述电压信号被配置为响应于所述通过电压使能信号而转换到所述通过电压信号的电压电平，并且被配置为响应于所述编程电压使能信号而转换到所述编程电压信号的电压电平。

4.根据权利要求1的非易失性半导体存储器件，其中向至少一条邻近于所述被选字线的未选字线施加所述第一电压信号。

5.根据权利要求4的非易失性半导体存储器件，其中响应于所述通过电压使能信号而向不邻近于所述被选字线的未选字线施加所述通过电压信号。

6.根据权利要求1的非易失性半导体存储器件，还包括：

电压发生电路，被配置为产生所述编程电压信号、所述通过电压信号和所述升压电压，以及

控制电路，被配置为响应于指令信号和行地址信号而产生所述编程电压使能信号、所述通过电压使能信号和所述降低的通过电压使能信号。

7.根据权利要求6的非易失性半导体存储器件，还包括：

地址缓冲器，被配置为缓冲外部地址以产生行地址和列地址，

列解码器，被配置为解码所述列地址以产生解码的列地址，

列选通器，被配置为选通第一接收数据和要输出的第二数据，以及

感测放大器，被配置为放大存储单元阵列的输出数据以提供所放大的输出数据到所述列选通器，并且被配置为接收所述列选通器的输出数据以提供所接收的列选通器的输出数据到所述存储单元阵列。

8.一种非易失性半导体存储器件，包括：

存储单元阵列，包括多个存储晶体管；

电压发生电路，被配置为产生编程电压信号、通过电压信号和升压电压；

控制电路，被配置为响应于指令信号和行地址信号而产生编程电压使能信号、通过电压使能信号和降低的通过电压使能信号；以及

行解码器，被配置为产生第一编程电压信号、第一电压信号和第二电压信号，所述第一编程电压信号响应于所述编程电压使能信号而转换到所述编程电压信号的电压电平，所述第一电压信号响应于所述通过电压使能信号而转换到所述通过电压信号的电压电平，以及所述第二电压信号在所述编程电压使能信号被激活之前具有所述降低的通过电压信号的电压电平，而在所述编程电压使能信号被激活时具有所述通过电压信号的电压电平。

9.根据权利要求8的非易失性半导体存储器件，其中向耦接到被选存储晶体管的第一字线施加所述第一编程电压信号，以及向邻近耦接未选存储晶体管的所述第一字线的第二字线施加所述第二电压信号，以及向不邻近所述第一字线的第三字线施加所述第一电压信号。

10.根据权利要求9的非易失性半导体存储器件，其中所述第一编程电压信号在所述编程电压使能信号被激活之前具有地电压的电压电平，而在所述编程电压使能信号被激活时具有所述编程电压信号的电压电平。

11.根据权利要求9的非易失性半导体存储器件，其中所述第一编程电压信号在所述编程电压使能信号被激活之前具有所述通过电压信号的电压电平，而在所述编程电压使能信号被激活时具有所述编程电压信号的电压电平，所述编程电压信号的电压电平高于所述通过电压信号的电压电平。