[发明专利]表面贴装电子元件

说明书

技术领域

本发明关于一种电子元件，尤其涉及一种可防止立碑现象发生的表面贴装电子元件。

背景技术

立碑现象(Tombstone)，又称之为吊桥或曼哈顿现象，是表面贴装(SurfaceMounted Technology，SMT)生产过程中常见的缺陷，是一种电子元件焊接后出现翘立而脱落的现象。立碑现象发生的根本原因是电子元件两边的张力不平衡。立碑现象通常出现在重量很轻的片式电子阻容元件上，因为不均衡的张力可以很容易地拉动元件。立碑现象的产生主要包括以下情形：

(1)电子元件的焊盘设计与布局不合理，如果元件有一侧焊盘面积过大，则会因热熔量不均匀而引起电子元件两端的张力不平衡。

(2)焊接时焊接面受热不均，各处的温度差过大以致元件焊盘吸热不均匀，导致电子元件两端的张力不平衡。

(3)焊料的活性不高，锡膏熔化后，表面张力不均匀，引起电子元件两端的张力不平衡。

(4)电子元件两侧焊盘的锡膏印刷量不均匀，多的一边会因锡膏吸热量增多，熔化时间滞后，导致电子元件两端的张力不平衡。

(5)电子元件贴片时受力不均匀，导致浸入到焊料中的深浅不一，焊料熔化时会因时间差而导致电子元件两端的张力不平衡。

随着各种电子产品朝着轻、薄、短、小的方向发展，电子元件越来越小，布线也越来越细，立碑现象的影响也日益明显。在表面贴装过程中，如图1所示的电子元件10，焊接极易引起电子元件10两端的张力不平衡而出现立碑现象。立碑现象的出现会大大影响表面贴装的良率，导致电子元件与电路板出现接触不良，甚至脱落，从而严重影响电子产品的质量。

因此，有必要提供一种表面贴装电子元件，以有效防止表面贴装过程中立碑现象的发生，提高表面贴装的良率。

发明内容

以下以实施例说明一种表面贴装电子元件。

所述表面贴装电子元件，其包括一个焊接面、一个与该焊接面相对的顶面及一个连续侧壁，该连续侧壁同时与所述焊接面和顶面相连，该焊接面包括一个第一焊接区域和一个第二焊接区域，该第一焊接区域与该第二焊接区域对称分布于焊接面，所述连续侧壁开设有至少一个与第一焊接区域相通的第一凹槽，及至少一个与第二焊接区域相通的第二凹槽。

相对于现有技术，所述表面贴装电子元件的优点在于：通过在表面贴装电子元件的侧壁设置凹槽，利用毛细管现象和烟囱效应使得焊料在熔化时可以顺着电子元件侧壁的凹槽向上爬升，有效平衡表面贴装电子元件两端由于焊接而造成的张力不平衡，将电子元件牢固的焊接于电路板上，有效防止立碑现象发生。

附图说明

图1是现有表面贴装电子元件结构示意图。

图2是实施例一表面贴装电子元件结构示意图。

图3是实施例一表面贴装电子元件结构仰视图。

图4是实施例二表面贴装电子元件结构示意图。

图5是实施例二表面贴装电子元件结构仰视图。

图6是实施例三表面贴装电子元件结构示意图。

图7是实施例三表面贴装电子元件结构仰视图。

图8是实施例四表面贴装电子元件结构示意图。

图9是实施例四表面贴装电子元件结构仰视图。

具体实施方式

以下将实施例说明一种表面贴装电子元件。

请参阅图2和图3，实施例一提供的表面贴装电子元件20，其为长方体结构，当然，也可以是其它平行多面体结构。该表面贴装电子元件20包括一个焊接面21，一个与该焊接面相对的顶面22，及一个连续侧壁23。该焊接面21和顶面22分别为长方体的相对两底面，所述连续侧壁23为长方体的侧面，该连续侧壁23包括一个第一侧壁段231和一个与该第一侧壁段231相对的第二侧壁段232，一个第三侧壁段233和一个与该第三侧壁段233相对的第四侧壁段234。该第一侧壁段231、第二侧壁段232、第三侧壁段233及第四侧壁段234同时与焊接面21和顶面22相连。

该焊接面21包括一个第一焊接区域211和一个第二焊接区域212。本实施例中，该第一焊接区域211位于焊接面21靠近第一侧壁段231一侧，该第二焊接区域212位于焊接面21靠近第二侧壁段232一侧，并且，该第一焊接区域211与该第二焊接区域212对称分布于焊接面21靠近边缘位置。由于焊接面21为矩形，而矩形是中心对称图形，因此，该第一焊接区域211与该第二焊接区域212也是呈中心对称分布于焊接面21靠近边缘位置。