[发明专利]智能芯片及其处理信息的方法

权利要求书

1、智能芯片，其用于成像设备的耗材盒体上，包括：

内置程序的微控制器；

其特征在于：

一个计数器，将成像设备传送的时钟信号分频后传送给微控制器；

一个串行输入并行输出移位寄存器，将成像设备传送的数据移位后传送给微控制器；

一个反相器，将成像设备传送的时钟下降沿反相成时钟上升沿，并且将该上升沿提供给串行输入并行输出移位寄存器作为时钟输入信号；

一个并行输入串行输出移位寄存器，将微控制器传送的数据移位后传送给成像设备。

2、根据权利要1所述的智能芯片，其特征在于：

进一步包括电压触点、接地触点、时钟信号触点以及数据信号触点。

3、根据权利要求2所述的智能芯片，其特征在于：

所述计数器的1脚、7脚、9脚、10脚和16脚接电压触点，2脚接时钟信号触点，3脚、4脚、5脚、6脚和8脚与接地触点相连，12脚与微控制器的引脚IOC0和IOC1相连。

4、根据权利要求2所述的智能芯片，其特征在于：

所述反相器接在时钟信号触点和串行输入并行输出移位寄存器的8脚之间。

5、根据权利要求2所述的智能芯片，其特征在于：

所述串行输入并行输出移位寄存器的1脚和2脚接数据信号触点，3脚、4脚、5脚、6脚、10脚、11脚、12脚和13脚分别连接微控制器的IOA0、IOA1、IOA2、IOA3、IOA4、IOA5、IOA6以及IOA7，7脚与接地触点相连，14脚接电压触点；

所述并行输入串行输出移位寄存器的1脚与微控制器的IOC3脚相连，2脚接时钟信号触点，3脚、4脚、5脚、6脚、11脚、12脚、13脚以及14脚分别连接微控制器的脚IOB0、IOB1、IOB2、IOB3、IOB4、IOB5、IOB6以及IOB7，8脚和15脚都与接地触点相连，9脚接数据信号触点，16脚接电压触点。

6、根据权利要求2所述的智能芯片，其特征在于：

一滤波电容接在电压触点和接地触点之间。

7、根据权利要求1所述智能芯片的信息处理方法，包括以下步骤：

步骤一，首先设置外部中断0和外部中断1的边沿触发方式，并且启动串行输入并行输出移位寄存器的数据移位使能；

步骤二，微控制器读取其引脚IOA1～IOA7接收到的数据；

步骤三，微控制器判断其引脚IOA1～IOA7接收到的数据是否为通讯数据，如果是，则执行步骤四，如果否，重新执行步骤二；

步骤四，设置存放接收数据的首地址，并且打开外部中断0；

步骤五，微控制器判断其是否已经接收到N个字节的数据，如果是，则执行步骤六，如果否，则重新执行步骤五；

步骤六，关闭外部中断0，并且微控制器对数据进行处理；

步骤七，设置存放发送数据的首地址；

步骤八，将存放在发送数据首地址的数据传送到微控制器的引脚IOB1～IOB7；

步骤九，打开外部中断1；

步骤十，微控制器判断其是否已经将M个字节的数据发送完毕，如果是，则执行步骤十一，如果否，则重新执行步骤十；

步骤十一，关闭外部中断1，并且重新执行步骤二。

8、根据权利要求7所述智能芯片的信息处理方法，其特征在于：

所述外部中断0，进一步包括以下步骤：

步骤一，微控制器读取其引脚IOA1～IOA7的数据，并且将该数据存放在微控制器内部存储器中的接收数据地址；

步骤二，将接收数据地址加“1”；

步骤三，中断返回。

9、根据权利要求7所述的智能芯片的信息处理方法，其特征在于：

所述外部中断1，进一步包括以下步骤：

步骤一，启动并行输入串行输出移位寄存器的装载数据使能和数据移位使能；

步骤二，将发送数据地址加“1”；

步骤三，将存放在发送数据地址的数据传送到微控制器的引脚IOB1～IOB7；

步骤四，中断返回。