[发明专利]检测掺硼硅玻璃膜缺陷的方法

说明书

技术领域

本发明涉及一种检测掺硼硅玻璃膜缺陷的方法，属于半导体技术领域。

背景技术

在大多数的半导体器件的制作工艺中，化学气相沉积(Chemical VaporDeposition，CVD)系统通常用于在基体表面上形成薄膜。例如：在半导体器件如晶体管、电容器以及动态随机存储器(Dynamic Random-Access Memory，DRAM)的制造过程中，于半导体晶片(Wafer)上形成掺杂层、介电层以及保护层等。

在化学气相沉积工艺中，引入一种或多种的反应气体至反应气室，并适当控制加入反应气体的速率。因此，可以提供限定半导体组件所需的多种沉积层。掺硼硅酸盐玻璃(Boron Silicon Glass，BSG)膜在半导体器件中一般作为介电层，其形成工艺也大多采用化学气相沉积法，目前，最常用的是等离子体增强化学气相沉积的方法(Plasma Enhanced Chemical Vapor Deposition，PECVD)形成掺硼硅酸盐玻璃。本说明书所述的掺硼硅酸盐玻璃指含硼的硅酸盐玻璃，可以是仅仅掺杂硼的硅酸盐玻璃膜，还可以是掺硼磷硅酸盐玻璃或者掺有硼以及其它掺杂剂的硅酸盐玻璃。

采用等离子体增强化学气相沉积的方法形成掺硼硅酸盐玻璃膜时，由于沉积时反应室内含硼气体的流量发生变化，可能会导致掺硼硅酸盐玻璃膜内硼的浓度分布不均的缺陷。由于形成的掺硼硅酸盐玻璃膜为透明的，因此目前并不能通过常规的缺陷扫描设备检测到。如果对产生缺陷的掺硼硅酸盐玻璃膜继续进行随后的制程，将会导致含有掺硼硅酸盐玻璃膜的半导体器件性能变差，甚至报废。

以传统的电容器下部电极的制作工艺为例，如图1A所示，提供半导体基体11，所述半导体基体11表面已经形成含有插件13的绝缘层12，在半导体基体11上依次形成蚀刻停止层14，掺硼硅酸盐玻璃膜15以及硬质屏蔽层16，所述的蚀刻停止层14可以是氮化硅等材料；参照图1B所示，刻蚀硬质屏蔽层16以及刻蚀掺硼硅酸盐玻璃膜15，形成接触孔17，并去除硬质屏蔽层16；随后，参照图1C所示，除去蚀刻停止层14在接触孔17下方的部份，以暴露出插件13，随后，将用于形成下部电极的多晶硅层18沉积在掺硼硅酸盐玻璃膜15暴露出来的表面和接触孔17的内侧表面上，多晶硅层18具有包括掺杂的多晶硅层18a与未掺杂的多晶硅层18b的双重(dual)结构。之后，通过光致刻蚀剂膜将多晶硅层18分割成为多个相邻多晶硅层片断，并在多晶硅层18的片断表面上生长半球形硅质颗粒以形成下部电极。

在上述形成电容器下部电极的制作工艺的工艺中，如果掺硼硅酸盐玻璃膜15内部的硼浓度分布不均，在沉积多晶硅层18的过程中会使多晶硅层18的表面产生凸起，使接触孔17的宽度和深度无法精确控制，从而导致形成的电容器报废。

现有技术中常用的检测掺硼硅酸盐玻璃膜缺陷的做法是在沉积掺硼硅酸盐玻璃膜的制程中，将需要沉积掺硼硅酸盐玻璃膜的晶圆放入等离子体增强化学气相沉积设备中，沉积形成掺硼硅酸盐玻璃膜。由于掺硼硅酸盐玻璃膜内部硼浓度分布不均的缺陷并不能直接通过现有的缺陷检测设备检测出来，因此，只能在晶圆完成沉积多晶硅层的工艺过程之后再进行检测。但是，检测晶圆之后即使发现了掺硼硅酸盐玻璃膜内存在的缺陷，也已经生产了大量有缺陷的晶圆。在电容器的制作工艺中，掺硼硅酸盐玻璃膜内的硼浓度分布不均的缺陷将会直接导致电容器报废。而且，现有技术检测缺陷的循环周期长，浪费时间。

发明内容

本发明解决的问题是现有技术检测出掺硼硅酸盐玻璃膜层表面的缺陷时，已经产生大量含有表面缺陷的晶圆，导致产品良率大大降低以及现有技术检测周期过长的问题。

为解决上述问题，本发明提供了一种检测掺硼硅玻璃膜缺陷的方法，包括如下步骤：

在控片上沉积掺硼硅酸盐玻璃膜；

在控片的掺硼硅酸盐玻璃膜上形成多晶硅膜；

检测控片缺陷。

所述的在在控片的掺硼硅酸盐玻璃膜上形成多晶硅膜的工艺为等离子体沉积工艺。

所述形成多晶硅膜层的时间为0.5分钟至20分钟。

所述的多晶硅膜层的厚度为500埃至3000埃。

所述的在控片上沉积掺硼硅酸盐玻璃膜的工艺为等离子体增强化学气相沉积工艺。

所述控片为空白硅片。

所述的掺硼硅酸盐玻璃膜的厚度为1000埃至20000埃。

与现有技术相比，本发明具有以下优点：