[发明专利]CMOS图像传感器表面介质层制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种CMOS图像传感器表面介质层制造方法。

背景技术

目前，电荷耦合器件(charge coupled device，CCD)是主要的实用化固态图像传感器件，它具有读取噪声低、动态范围大、响应灵敏度高等优点。但其同时具有难以与主流的互补金属氧化物半导体(ComplementaryMetal-Oxide-Semiconductor，CMOS)技术集成于同一芯片之中的缺点，即以CCD为基础的图像传感器难以实现单片一体化。而CMOS图像传感器(CMOSImage sensor，CIS)由于采用了相同的CMOS技术，可以将像素阵列与外围支持电路集成在同一块芯片上。与CCD相比，CIS具有体积小、重量轻、功耗低、编程方便、易于控制以及平均成本低等优点。

暗电流(Dark Current)是CIS工艺面临的难题之一。暗电流起因于热激发产生的电子-空穴对。对于半导体器件来说，只要其温度不是开氏绝对零度，器件内部的电子-空穴对就将处于产生、迁移和湮灭的动态平衡中。温度越高，电子-空穴对产生和迁移的速率就越快，暗电流越大。通常认为，暗电流是在没有入射光时光电二极管所释放的电流量，理想的影像感应器其暗电流应该是零，但是，实际状况是每个像素中的光电二极管同时又充当了电容，当电容器慢慢地释放电荷时，即使没有入射光，暗电流的电压也会与低亮度入射光的输出电压相当。因此，在这些时候我们还是能从显示器上看到部分“影像”，大部分情况下这都是因为从暗电流中所累积的电荷释放造成的。由此，如何优化光电二极管制作工艺以减小CIS的暗电流成为本领域技术人员面临的首要问题。

公开号为“2002/0024067”的美国专利申请中提供了一种减小暗电流的CIS制造方法，此方法采用普遍的光刻掩膜及离子注入工艺进行实际CIS生产，通过形成隔离式感光区以阻碍CIS内暗电流的产生。图1A～1E为现有技术中具有隔离式感光区的CIS结构剖视图，如图所示，所述CIS制造方法包括：

首先，如图1A所示，在P型衬底10上形成隔离区20；

随后，如图1B所示，刻蚀衬底获得隔离槽30，此隔离槽位于感光区与隔离区边界处且此隔离槽包围感光区；

然后，如图1C所示，在暴露的衬底及隔离槽表面形成P型掺杂区40；

继而，如图1D所示，在隔离槽内充满绝缘介质50；

最后，如图1E所示，在感光区内形成N型掺杂区60，且N型掺杂区深度小于隔离槽深度；此P型掺杂区40、N型掺杂区60及感光区内P型衬底10构成光电二极管。

此方法通过在光电二极管与隔离区间制作隔离槽，并在槽内充满绝缘介质，同时在光电二极管与两相对隔离槽壁表面间形成反型结构，以保证光电二极管之间的隔离，达到阻碍光电二极管间电流的释放，进而减小CIS的暗电流的目的。

但是，此方法只是在形成光电二极管后，通过阻碍光电二极管间电流的释放，达到减小CIS的暗电流的目的，并未考虑到在光电二极管形成过程中由于离子注入等工艺对CIS暗电流的影响。实际生产发现，利用此方法制作的CIS仍存在较明显的暗电流，通常将此暗电流的产生原因归结于CIS制造过程中采用的离子注入工艺造成CIS感光区表面损伤，即光电二极管表面损伤，此损伤影响了CIS感光区晶体结构，继而影响了感光区内电子-空穴对产生和迁移的速率，从而增加了CIS的暗电流。由此，急需一种可减少感光区表面损伤的CIS制造方法。

发明内容

本发明提供了一种CIS表面介质层制造方法，具有此表面介质层的CIS具有较小的暗电流。

本发明提供的一种互补金属氧化物半导体图像传感器表面介质层制造方法，包括：

将衬底有源区分为感光区和非感光区；

在有源区表面形成第一介质层；

在第一介质层上形成图案化的光致抗蚀剂层；

刻蚀非感光区表面第一介质层；

去除光致抗蚀剂层；

在有源区表面形成第二介质层。

所述第一介质层通过氧化生长或化学气相沉积获得；所述第一介质层材料为二氧化硅(SiO₂)、氮氧化硅(SiON)中的一种或其组合；所述第一介质层厚度值为5nm～40nm；所述第二介质层通过氧化生长或化学气相沉积获得；所述第二介质层材料为二氧化硅(SiO₂)、氮氧化硅(SiON)中的一种或其组合；所述第二介质层厚度值为5nm～20nm。

本发明提供的一种互补金属氧化物半导体图像传感器表面介质层制造方法，包括：

将衬底有源区分为感光区和非感光区；