[发明专利]原子层沉积形成氮化硅氧化阻挡层的方法

说明书

技术领域

本发明涉及半导体制造工业中动态随机存取存储器的电容结构制造工艺，具体涉及一种防止所述电容结构的多晶硅材料在制程中被氧化的方法。

背景技术

动态随机存取存储器(dynamic random access memory；DRAM)是集成电路中的一种器件结构，其存储单元是利用一个很小的电容存储电荷来保持信息。存储在电容上的电荷会逐渐泄漏，因此必须在电荷完全泄漏掉以前，重新写入信息，即存储单元必须被刷新。电容器是DRAM单元用来存储信号的核心部分，电容器能储存的电荷越多，读出放大器在读取资料时受到影响会较小，而且可降低再次补充电荷的频率。一般增加电容器储存电荷能力的方法为：1、增加电介质的介电常数，提高电容器单位面积储存电荷数；2、减小介电层的厚度；3、增加电容器面积使储存在整个电容器中的电荷数增加。

典型的动态随机存储器结构的制作过程，是在半导体的衬底上制造金属氧化物场效应晶体管(MOSFET)和电容器，利用接触窗连接电容器的电荷存储电极(storage node)和金属氧化物场效应晶体管的源极作电接触，通过电容器和源极区的电接触，数位资料信息储存在电容器并通过金属氧化物场效应晶体管(MOSFET)，位线(bit line)和字线(word line)阵列来取得电容器的数位资料。一般的电容器可分为层叠式电容器(stackedcapacitor)和凹槽式电容器(trenched capacitor)。

在0.35微米制程时代，电容的结构是以圆柱状的型态呈现，介电层厚度大约在45，但当器件尺寸线宽缩小至0.25微米制程时，电容表面积会下降，而导致电容值降低。为保持一定的电容值，只好不断设法扩大电容表面积与减低介电层厚度，或者，使用高介电常数材料。

在扩大电容表面积方面的尝试与实践，0.25微米制程的电容形状，已由原本的圆柱状改为凹陷的圆桶状，以增加表面积，而当制程规格继续缩减到0.18微米时，为持续增加表面积，便开始在电容最外侧原本平坦的底部电极内面，形成一颗颗的半圆球状的多晶硅(Poly)作为底部电极，此称为HSG(Half Sphere Grain)，由于颗粒球状的总表面积比平坦表面更大，可以得到更高的电容量。

如前所述，随着集成电路制造工艺技术进步，集成电路器件的尺寸不断降低。对于电容结构而言，研制具有高性能以及高密度的静态随即存取存储器(DRAM)成为一种挑战。为提高电容值，还同时应用高介电常数的电介质材料，例如采用Al₂O₃，HfO₂作为电容器的电介质材料，用于DRAM器件的研制和生产。

在形成上述器件结构时的Al₂O₃或HfO₂沉积过程，使用臭氧(O₃)作为氧化剂，此种物质具有强烈的氧化性，因此在Al₂O₃或HfO₂沉积之前，器件结构中的多晶硅材料需要先经过高温或者等离子体氮化制程，以防止其被氧化而影响电容性能。在实际应用中，上述的氮化制程容易出现问题，高温氮化制程由于制程温度较高，并且时间较长，例如一般在650～700℃之间持续几个小时，过高的热预算将对集成电路器件的性能产生负面影响；等离子体氮化制程中，虽然其制程温度较低，时间也较短，不至于因为热预算过高而影响集成电路器件性能，但是使用等离子体氮化也有不足之处，当电容结构的开槽较深时，电容器底部的HSG结构很难得到较好的覆盖效果，即形成氮化阻挡层的阶梯覆盖效果不佳，因此在后续制程中，电容器底部的HSG结构还是容易被破坏，HSG结构破坏导致其整体的总表面积减少，相应地电容量也会降低。这些由于固有的制程作用机制带来的负面影响很难避免。

发明内容

如背景技术中所介绍，为防止多晶硅材料氧化，在电容器的电介质材料沉积之前需要通过氮化对多晶硅材料进行保护，但是目前所用的氮化制程又会不可避免地破坏电容器件的结构，进而影响电容性能。针对此问题而提出本发明。

本发明的目的在于，提供一种原子层沉积氮化硅阻挡层防止多晶硅氧化的方法，此种方法主要以原子层沉积的方式，于多晶硅材料上形成阻挡层(barrier)，这种方法同样可以有效防止多晶硅材料在后续的高介电常数材料沉积过程中被氧化。