[发明专利]金属氧化物半导体场效应晶体管保护电路及其制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别是关于一种金属氧化物半导体场 效应晶体管保护电路的制造方法。

背景技术

目前，对于超大规模集成电路制造产业，随着MOSFET(金属氧化物半 导体场效应晶体管)装置尺寸的不断减小，对金属氧化物半导体场效应晶体 管电路图案加保护二极管以避免天线效应越来越重要。

天线效应是指在集成电路制造过程中使用等离子体制程时，会有电荷残 留在栅极金属层上，导致产生一个未知的介电层电场，由于制程微小化的缘 故，造成组件本身所能承受的崩溃电场也相对下降，所以当这些残留电荷过 量时，会造成栅极电场过强，而引发电荷飘移流动的现象，使组件的漏电流 增加，可靠度降低，严重时晶圆生产的良率也会受其影响，该现象为金属层 会有和天线类似的辐射效应(辐射电荷)及场(天线所产生的电场)的效果所致。

而金属层的天线效果，和线径、面积、长度都有关系，面积越大则所残 留电荷的效应越强，损坏机率则和氧化层厚度有关系(越薄越易被击穿)。

现有的用于金属氧化物半导体场效应晶体管电路图案避免天线效应的常 见方法是对金属氧化物半导体场效应晶体管电路图案加保护二极管。

请参阅图1，图1是现有的对NMOS管加保护二极管以避免天线效应的 保护方案的电路图。在NMOS管的栅极和基底之间串接一个保护二极管，该 保护二极管的阳极接NMOS管的基底端；二极管的阴极接NMOS管的栅极端。

NMOS管的栅极由表面的金属层以及金属层下面的氧化物层以及基底半 导体硅层组成，该金属层和半导体硅层形成一个电容的两极而氧化物层构成 两极之间的介电层。金属层在等离子体处理过程中会聚集大量的电荷，而相 对于半导体层产生静电。这种静电会产生相当高的电压，可能会击穿氧化物 层而破坏MOS管。现有技术中将金属层和基底之间串接一个保护二极管，因 为硅基底是P型的，直接在其中掺杂N型杂质就可形成保护二极管，所以 NMOS管的保护二极管的阳极接NMOS管的基底端；二极管的阴极接NMOS 管的栅极端。当天线效应所形成的静电电压大于保护二极管的击穿电压时， 就会击穿保护二极管，经过基底接地，起到了保护NMOS管的作用。

请参阅图2，图2是现有的对PMOS管加保护二极管以避免天线效应的 保护方案的电路图。在PMOS管的栅极和基底之间串接一个保护二极管，由 于PMOS管的电路结构与NMOS管的不同，在P型基底掺杂N型杂质形成的 保护二极管的阴极接PMOS管的基底端；二极管的阳极接PMOS管的栅极端。 同样，该保护二极管也能起到保护PMOS管的作用。

但在实际的测试中，如果需要确定MOS管的漏电流，如亚门限区的MOS 管结漏电流，而此MOS管的门限电压接近于零或负电压。此时，单保护二极 管不足以保护该MOS管使其能够正常测量。这是因为我们需要对NMOS管 从负电压到正电压测量亚门限区域的电流-电压曲线，以及对PMOS管从正电 压到负电压测量亚门限区域的电流-电压曲线；而对于NMOS管测量而言，面 结型二极管会在测量电压大于-0.5伏时正向导通；而对于PMOS管测量而言， 面结型二极管会在测量电压大于0.5伏时正向导通。

请参阅图3，图3是室温下采用单保护二极管的NMOS管的Log Id_Vgs_Vbs曲线图。从图中可以看出对于Vbs为零的曲线，在Vgs在-1到-0.5 之间保护二极管被正向导通，曲线因电流导通而不再体现NMOS管的电流- 电压特性，从而无法正常测量此区间的NMOS管特性。由于二极管的特性， 在高温下面结漏电会比室温下更严重。其中G代表栅极，B代表衬底，S代 表源极。请参阅图4，图4是在摄氏125度下采用单保护二极管的NMOS管 的Log Id_Vgs_Vbs曲线图。同理，对于采用单保护二极管的PMOS管的Log Id_Vgs_Vbs曲线图，在Vbs接近于零，Vgs大于0.5的区间也会产生因保护 二极管被正向导通，而产生曲线不正常的现象。

因此就需要有一种更好的保护电路以确保对于门限电压接近于零或负电 压的MOS管仍能精确地检测其电流-电压特性。

发明内容

本发明的目的为解决上述现有技术问题，在实现MOS管天线效应保护的 同时，可以对低门限电压的MOS管实现准确的电流-电压特性测量。