[发明专利]一种带扩展输入/输出接口的存储器芯片

说明书

技术领域

本发明涉及一种存储器芯片，更具体地说，是涉及一种带扩展输入/输出接口的存储器芯片。

背景技术

传统的存储器芯片，包括读写存储器、只读存储器、闪存存储器，需要由控制总线、地址总线和数据总线来完成存取操作。

而在实际应用中，有大量场合需要省去由主机处理器提供的地址总线，通常是利用主机输入/输出接口进行扩展的方式来实现，这就需要增加译码器、地址锁存器和总线开关等额外的电路和器件，也因此增加了电路的复杂性和成本。同时，存储器芯片的引脚数量要占芯片引脚的一半以上，增加了存储芯片的成本。

此外，对存储器芯片进行存取操作，在每一次存取操作后，均须主机程序对地址锁存器进行一次地址重新锁存操作；当对连续地址的数据块(如汉字库芯片)进行存取操作时，地址重新锁存操作就是递增地址操作，即每次存取数据单元后，均须对地址进行递增操作，导致存取速度降低。

发明内容

针对传统存储器的不足之处，本发明旨在提供一种包含输入/输出接口扩展电路的存储器芯片，以省去存储芯片的地址总线和芯片引脚数，简化外部电路，并提高存取速度。

本发明所提供的一种带扩展输入/输出接口的存储器芯片，用于与主机处理器进行联接，存取数据，它包括存储单元、译码器、计数器、锁存器和总线开关，其特征在于：

所述译码器、计数器和锁存器依次相连后接至所述存储单元的内部地址总线接口；

所述总线开关连接至所述存储单元的内部数据总线接口；

所述译码器还分别连接所述计数器、锁存器和总线开关；以及

所述总线开关和译码器通过存储器数据总线外接至主机处理器；和

所述存储单元和译码器通过控制总线接收所述主机处理器发出的控制信号。

在上述的带扩展输入/输出接口的存储器芯片中，存储器内部数据总线、存储器内部地址总线、控制总线、译码器、计数器、锁存器、总线开关和存储单元，整合于单一存储器芯片内。

在上述的带扩展输入/输出接口的存储器芯片中，控制总线包含读/写信号、片选信号以及所述主机处理器内的地址总线中的低位地址。

在上述的带扩展输入/输出接口的存储器芯片中，计数器具有在自动递增地址的功能。

在上述的带扩展输入/输出接口的存储器芯片中，地址锁存计数器至少一个。

在上述的带扩展输入/输出接口的存储器芯片中，其用作读写存储器、只读存储器或闪存存储器。

在上述的带扩展输入/输出接口的存储器芯片中，译码器、计数器和锁存器的数据宽度与所述存储单元的内部地址宽度相同。

在上述的带扩展输入/输出接口的存储器芯片中，主机处理器通过所述存储器数据总线和控制总线对存储芯片进行存取操作，同时，将地址通过数据总线送入译码器。

由于采用了上述的技术解决方案，即在地址锁存器之前增加了地址计数器，实现地址自动递增，来提高存取速度。本发明将译码器、锁存器、总线开关和计数器等额外电路与存储器芯片整合在单芯片中，既能采用输入/输出接口扩展方式省去了存储器芯片的地址总线，又能使电路简化，成本降低。同时，还能提高存取速度并节省存储器芯片引脚数量。

附图说明

通过以下对本发明带扩展输入/输出接口的存储器芯片的一实施例结合其附图的描述，可以进一步理解本发明的目的、具体结构特征和优点。其中，附图为：

图1是本发明一种带扩展输入/输出接口的存储器芯片的结构框图。

具体实施方式

如图1所示，本发明，即一种带扩展输入/输出接口的存储器芯片1由存储单元2、译码器3、计数器4、锁存器5、存储器数据总线6、总线开关7、内部数据总线接口8、内部地址总线接口9、控制总线10组成。

译码器3、计数器4和锁存器5依次相连后接至所述存储单元2的内部地址总线接口9。

总线开关7连接至所述存储单元2的内部数据总线接口8。

译码器3还分别连接所述计数器4、锁存器5和总线开关7。

总线开关7和译码器3通过存储器数据总线6外接至主机处理器11。

存储单元2和译码器3通过控制总线10接收所述主机处理器11发出的控制信号。

存储器单元2的结构为传统存储器，具有内部数据总线8、内部地址总线9和控制总线10。