[发明专利]半导体器件的制造方法和用于该方法的掩膜

权利要求书

1、一种半导体器件的制造方法，包括：

提供一半导体衬底，在衬底表面淀积绝缘层；

在所述绝缘层表面确定第一区域和第二区域；

在所述第一区域形成浅沟槽结构；

在所述第一区域和第二区域上淀积介电层；

刻蚀所述第一区域和第二区域上的介电层；

研磨所述介电层。

2、如权利要求1所述的方法，其特征在于：所述第一区域为有源区的非密集区。

3、如权利要求2所述的方法，其特征在于：所述有源区的非密集区为周边电路区。

4、如权利要求1所述的方法，其特征在于：所述第二区域为有源区的密集区。

5、如权利要求4所述的方法，其特征在于：所述有源区的密集区为存储单元区。

6、如权利要求1所述的方法，其特征在于：所述绝缘层包括氮化硅层和缓冲垫氧化硅层。

7、如权利要求1所述的方法，其特征在于：所述介电层为高致密的氧化硅。

8、如权利要求7所述的方法，其特征在于：所述氧化硅层中具有伪沟槽结构。

9、如权利要求8所述的方法，其特征在于：所述伪沟槽结构为网格状结构。

10、如权利要求1或9所述的方法，其特征在于：所述网格状结构的网格密度和所述浅沟槽结构的密度相似。

11、如权利要求1或6所述的方法，其特征在于：所述介电层在浅沟槽处的介电层高于氮化硅上表面400-1500。

12 如权利要求3所述的方法，其特征在于：仅在所述周边电路区形成所述浅沟槽。

13、一种半导体器件的制造方法，包括：

提供一半导体衬底；

在衬底上淀积绝缘层；

在所述绝缘层表面确定存储单元区和周边电路区；

在所述周边电路区形成浅沟槽隔离结构；

在存储单元区和周边电路区沉积介电层；

刻蚀所述存储单元区和周边电路区；

研磨所述介电层。

14、如权利要求13所述的方法，其特征在于：仅在所述周边电路区形成浅隔离沟槽。

15、如权利要求13所述的方法，其特征在于：所述介电层为高致密的氧化硅。

16、如权利要求15所述的方法，其特征在于：反向刻蚀所述存储单元区的氧化层以形成网格状伪沟槽结构。

17、如权利要求14或16所述的方法，其特征在于：所述存储单元区网格状伪沟槽的密度和周边电路区的浅沟槽结构的图形密度相似。

18、如权利要求13所述的方法，其特征在于：所述绝缘层包括缓冲垫氧化层和氮化硅层。

19、如权利要求15或18所述的方法，其特征在于：在所述浅沟槽处的氧化层高于氮化硅上表面400-1500。

20、如权利要求18所述的方法，其特征在于：所述缓冲垫氧化层的厚度为50-150。

21、如权利要求18所述的方法，其特征在于：所述氮化硅层的厚度为500-2000。

22、如权利要求13所述的方法，其特征在于：所述研磨包括采用高选择性磨粉浆的化学机械研磨和采用低选择性磨粉浆的化学机械研磨。

23、一种用于形成所述存储单元区氧化层中伪沟槽结构的掩膜，其特征在于：所述掩膜的图形为网格状图形。

24、如权利要求23所述的掩膜，其特征在于：所述掩膜图形的网格宽度能够进行相应的调整以达到和周边电路区的浅沟槽结构相似的图形密度。