[发明专利]基于FPGA设计的快速自适应消噪模块

权利要求书

1.基于FPGA设计的快速自适应消噪模块，其特征在于：由信号转换电路、μ值计算电路、LMS滤波器电路及输出调整电路构成，原始信号s(n)及噪声输入r(n)分别连接到信号转换电路的两个输入端，信号转换电路输出的幅值调整后的输入信号s1(n)和参考信号r1(n)分别连接到LMS滤波器两个输入端，参考信号r1(n)还与μ值计算电路的输入端相连接，μ值计算电路输出的μ值连接到LMS滤波器的第三个输入端，LMS滤波器的输出信号y(n)连接到输出调整电路的一个输入端，该输出调整电路的另一个输入端与信号转换电路的调整信号m相连接，其输出端输出去除噪声的信号Y(n)。

2.根据权利要求1所述的基于FPGA设计的快速自适应消噪模块，其特征在于：所述的信号转换电路包括原始信号转换电路及噪声信号转换电路，其中原始信号转换电路由比较器(1)、寄存器(1)、除法器(1)、移位寄存器(1)、寄存器(2)依次连接构成，原始信号s(n)分别连接到比较器(1)的一个输入端和除法器(1)的被除数端，寄存器(1)的输出端还与比较器(1)的另一个输入端相连接，寄存器(2)输出转换后的输入信号s1(n)；噪声信号转换电路由比较器(2)、寄存器(3)、除法器(2)、移位寄存器(2)，寄存器(4)依次连接构成，噪声输入r(n)分别连接到比较器(2)的一个输入端和除法器(2)的被除数端、寄存器(3)的输出端还分别与比较器(2)的另一个输入端及整数乘法器(1)的一个输入端相连接，移位寄存器(2)的另一个输出端与整数乘法器(1)的另一个输入端相连接，寄存器(4)输出转换后的参考信号r1(n)，整数乘法器(1)调整信号m。

3.根据权利要求1所述的基于FPGA设计的快速自适应消噪模块，其特征在于：所述的μ值计算电路由寄存器(5-8)、小数乘法器(1-5)、小数加法器(1-4)、除法器(3)及整数乘法器(2)构成实现LMS滤波器参数μ值的计算，该μ值计算公式如下：

μ＝a/[r1²(n)+r1²(n-1)+r1²(n-2)+r1²(n-3)+r1²(n-4)]

其中：a是一个常数，r1(n)、r1(n-1)、r1(n-2)、r1(n-3)、r1(n-4)分别代表n、n-1、n-2、n-3、n-4时刻输入到LMS滤波器的参考信号。

4.根据权利要求1所述的基于FPGA设计的快速自适应消噪模块，其特征在于：所述的LMS滤波器电路由寄存器(9-18)、小数乘法器(6-15)、小数加法器(5-14)、反相器及整数乘法器(3)构成实现LMS滤波器y(n)信号的计算与输出，y(n)信号的计算公式如下：

y(n)＝s1(n)-[W₀(n)r1(n)+W₁(n)r1(n-1)+W₂(n)r1(n-2)

+W₃(n)r1(n-3)+W₄(n)r1(n-4)]

其中：s1(n)为输入到LMS滤波器的输入信号，r1(n)、r1(n-1)、r1(n-2)、r1(n-3)、r1(n-4)分别代表n、n-1、n-2、n-3、n-4时刻输入到LMS滤波器的参考信号，W₀(n)、W₁(n)、W₂(n)、W₃(n)、W₄(n)分别代表n时刻的滤波器加权系数，其计算公式如下：

W_L(n)＝W_L(n-1)+2μr1(n-L-1)y(n-1)

其中：W_L(n)和W_L(n-1)分别代表n和n-1时刻LMS滤波器的第L个滤波器加权系数，r1(n-L-1)代表n-L-1时刻LMS滤波器输入的参考信号，y(n-1)代表n-1时刻LMS滤波器的输出。

5.根据权利要求1所述的基于FPGA设计的快速自适应消噪模块，其特征在于：所述的输出调整电路由整数乘法器(4)构成，其一个输入端为LMS滤波器的输出信号y(n)，另一个输入端为信号转换电路输出的调整信号m，其输出端为最终去除噪声的信号Y(n)。

6.根据权利要求3所述的基于FPGA设计的快速自适应消噪模块，其特征在于：所述的常数a为0.2。