[发明专利]一种实现高速模/数转换的装置及其方法

说明书

技术领域

本发明涉及电子、通讯领域，特别是涉及一种以相对低速模/数转换器实现高速模/数转换的装置及其方法。

背景技术

模/数转换是将模拟输入信号转换为N位二进制数字输出信号的技术，是实现各种模拟信号通向数字世界的桥梁。采用数字信号处理能够方便实现各种先进的自适应算法，完成模拟电路无法实现的功能，因此，越来越多的模拟信号处理正在被数字技术所取代。与之相应的是，作为模拟系统和数字系统之间桥梁的模/数转换器的应用非常广泛。

模/数转换器的工作过程大致分为采样、保持、量化、编程和输出五个环节。采样就是将一个连续变化的信号x(t)转换成时间上离散的采样信号x(n)。根据奈奎斯特(Nyquist)采样定理，对于采样信号x(n)，如果采样频率fs大于或等于2fmax(fmax为x(t)最高频率成分)，则可以无失真地重建恢复原始信号x(t)。通常，采样脉冲的宽度tw是很短的，故采样输出是断续的窄脉冲。要把一个采样输出信号数字化，需要将采样输出所得的瞬时模拟信号保持一段时间，这就是保持过程。量化是将连续幅度的抽样信号转换成离散时间、离散幅度的数字信号，量化的主要问题就是量化误差。编码是将量化后的信号编码成二进制代码并输出。这些过程有些是合并进行的，例如，采样和保持就利用一个电路连续完成，量化和编码也是在转换过程同时实现的，且所用时间又是保持时间的一部分。

在模/数转换过程中，就性能指标而言，A/D(Analog to Digital)变换器要求有较高的采样频率与分辨率，以便在恢复时降低失真。除此之外，信噪比SNR(Signal Noise Ratio)与SFDR(Spurious Free Dynamic Range，无寄生动态范围)等技术指标也是非常重要的。如果A/D采样频率大于Nyquist采样频率时，采集到的信号带宽增大，量化噪声分布在更大的带宽上，减小了落入信号有效带宽的量化噪声，因此，提高采样频率，理论上可提高ADC最大可能的信噪比。对某一A/D器件来说，理论上讲，如果信号带宽B固定，提高采样频率fs，效果就相当于在一个更宽的频率范围内扩展量化噪声，从而可提高ADC的SNR指标，采样频率fs每提高1倍，SNR可提高3dB。

发明内容

本发明所要解决的技术问题在于提供一种实现高速模/数转换的装置及其方法，用于通过多个廉价的低速模/数转换器实现模拟信号的高速模/数转换。

为了实现上述目的，本发明提供了一种实现高速模/数转换的装置，其特征在于，包括：N个低速模/数转换器、一时钟控制单元及一数据合成单元，N值大于等于2；

所述时钟控制单元用于产生在所用低速模/数转换器采样频率范围内的、频率相同但相位不同的N路采样时钟信号，并将该N路采样时钟信号分别送至所述N个低速模/数转换器；

所述N个低速模/数转换器用于根据所述N路采样时钟信号将输入的模拟信号转换成数字信号并输出；

所述数据合成过程是一个把N路同速的低速数据组合成一路高速数据的过程，此处数据合成单元就以N倍于所述低速模/数转换器采样频率的速率依次读取所述N个低速模/数转换器输出的数字信号，并将所述读取的数字信号依次组合成一路高速数字信号。

所述的实现高速模/数转换的装置，其中，所述时钟控制单元包括一个或多个时钟控制电路。

所述的实现高速模/数转换的装置，其中，所述数据合成单元包括一个或多个数据合成模块。

所述的实现高速模/数转换的装置，其中，所述N路采样时钟信号的相位依次相差360°/N。

所述的实现高速模/数转换的装置，其中，所述N个低速模/数转换器采样频率为所述N路采样时钟信号的时钟频率。

为了实现上述目的，本发明还提供了一种实现高速模/数转换的方法，其特征在于，包括：

步骤61，将一路模拟信号同时送至N个低速模/数转换器，N大于等于2；

步骤62，通过一时钟控制单元向所述N个低速模/数转换器传送在所用低速模/数转换器采样频率范围内的、频率相同但相位不同的N路采样时钟信号，所述N个低速模/数转换器根据所述N路采样时钟信号输出数字信号；

步骤63，通过一数据合成单元以N倍于所述低速模/数转换器采样频率的速率依次读取所述N个低速模/数转换器输出的数字信号，并将所述读取的数字信号依次组合成一路高速数字信号。

所述的实现高速模/数转换的方法，其中，所述时钟控制单元包括一个或多个时钟控制电路。

所述的实现高速模/数转换的方法，其中，所述数据合成单元包括一个或多个数据合成电路。