[发明专利]一种片上系统设计中的复位电路设计方法

说明书

技术领域

本发明涉及片上系统技术领域，特别是一种有很强通用性的实用片上系统设计中的复位电路设计方法。

背景技术

在SOC(片上系统，超大规模集成电路)设计过程中，复位电路的设计是容易被忽略，又会给设计带来困难，并影响芯片工作稳定性的问题。复位电路方案选择和优化实现方法的合适与否会直接影响SOC设计的逻辑综合、静态时序分析、可测性设计，物理设计，功能仿真验证、模块集成等各阶段，并进而影响SOC在系统运行条件下的接口调试难度和运行时的稳定性。

目前，复位电路的设计通常是简单的使用全同步复位电路形式、或全异步复位电路形式，部分研发者从实际使用过程中所出现的亚稳态情况、选择复位电路形式对SOC设计过程的影响，提出了一些具体的解决方法，但对SOC研发人员而言，由于复位电路的设计是SOC设计过程中所必需全面考虑、权衡比较的综合性设计问题。不同的设计对象和SOC应用环境需要选用不同的复位电路形式，这就造成研发人员所参考的设计方法缺乏系统和针对性、不能将合理的电路形式应用于特定的电路结构中，甚至出现部分设计方法自相矛盾的情况。

发明内容

本发明方法是适用于SOC复位电路设计过程的一套完整的设计流程方法，能够为SOC设计过程中的复位电路设计提供流程化的综合性的解决方案。

对单一复位形式的IP类型，采用基于同步复位端和异步复位端的复位电路结构形式；对单时钟域同步SOC，采用基于同步复位端和施密特整形电路的复位电路；对多时钟域SOC，采用基于触发器异步复位端、同步化异步电路、施密特整形电路的复位电路、复位信号时序控制复位电路。该设计方法能有效解决SOC设计过程中的各种复位电路设计问题，为SOC的复位电路设计提供设计策略。并且可提高SOC的系统运行可靠性。设计方法可广泛应用于各种SOC的复位电路设计。

本发明的目的在于提供了一个可应用于SOC的系统而又实用的复位电路设计方法。发明内容主要包括提出了对适用于采用不同复位电路的SOC的分类方法。根据对SOC的分类，本发明提出了一套完整的针对不同SOC所设计的复位电路结构形式和具体复位电路的设计步骤和方法。该发明的具体方法和步骤如下：

1)首先对SOC按接口和电路结构特征，SOC设计在逻辑综合、门级仿真、物理设计过程中的特殊要求，实际应用时复位信号加载过程对SOC工作可靠性的影响对SOC进行划分。本方法主要将SOC分为3类：SOC的IP子模块；适用于全同步复位的SOC；适用于全异步复位的SOC。根据此分类方法，提供相应的复位电路设计解决方案。

2)对SOC的IP子模块，复位电路的设计，主要是从便于模块系统集成，避免门级仿真出现“未知(X)态”、便于进行可测性设计等三方面考虑，提出了基于同步复位端或异步复位端的复位电路设计形式，并给出Hdl实现代码。

3)对全同步复位的SOC设计，主要是从避免门级仿真出现“未知(X)态”，便于进行前端逻辑设计和后端物理设计，避免同步复位信号加载过程中所引起的亚稳态(metastable)、外界干扰信号对复位端的影响等4个方面进行考虑，采用对同步复位信号端进行同步化处理和在输入端增加带施密特效应的电路PAD以增加输入端口抗干扰抑制能力的同步复位电路形式。

4)对全异步复位的SOC设计，主要是从避免异步复位信号释放过程所引起的亚稳态(metastable)、外界干扰信号对复位端的影响、异步复位信号在不同时间到达不同模块的复位端子引起的电路时序紊乱、便于进行前端逻辑设计和后端物理设计等4个方面进行考虑，给出了对异步复位信号端进行同步化处理和增加输入端口抗干扰抑制能力以及控制复位信号到达触发器复位端的时序的异步复位电路设计形式和方法。

一种片上系统设计中的复位电路设计方法，其特征在于，根据SOC结构以及复位工作模式提出一套复位电路设计分类方法，根据不同的分类方法，提出了对不同SOC电路形式而采用的复位电路电路结构和设计方法。

所述的片上系统设计中的复位电路设计方法，该方法是根据SOC的电路结构特征，SOC设计在逻辑综合、门级仿真、物理设计过程中的特殊要求，实际系统运行时复位信号加载对SOC工作可靠性的影响等多方面因素进行全面考虑所提出的一种操作性很强的全面的分类方法，方法将SOC分为单一复位形式的IP类型，采用基于同步复位端和异步复位端的复位电路结构形式；单时钟域同步SOC；对多时钟域SOC三大类型。