[发明专利]对预处理微指令发生异常多层嵌套进行处理的设备及方法

权利要求书

1、一种对预处理微指令发生异常多层嵌套进行处理的设备，其特征在于，该设备包括：

取指部件，用于从指令高速缓冲内存中取出指令，并将取出的指令发送给译码部件；

译码部件，用于对缓存的异常信息进行译码，按译码产生的微指令地址索引微指令存储器获取异常预处理微指令，并将获取的异常预处理微指令发送给发射部件和指令重排序缓冲器；

发射部件，用于将接收的异常预处理微指令中数据已准备好的指令发送给执行部件；

执行部件，用于执行接收自发射部件的指令，并将执行的结果写回到指令重排序缓冲器；

指令重排序缓冲器，用于保存计算机指令流水线中每条指令的状态信息，并保证指令的精确异常，在指令发生异常时将异常信息输出给取指部件、译码部件、发射部件和执行部件；

所述指令重排序缓冲器在指令发生异常时将异常信息输出给取指部件、译码部件、发射部件和执行部件，译码部件在接收到这个异常信息后将其指令寄存器置为无效，并把这个异常信息缓冲在异常缓冲器中，并对缓冲的异常信息进行译码产生微指令地址，译码部件按产生的微指令地址索引微指令存储器获取异常预处理微指令，并将获取的异常预处理微指令送给后端部件，该后端部件包括发射部件、执行部件和指令重排序缓冲器，后端部件在执行接收的异常预处理微指令时如果再次发生异常，则后端部件刷空计算机的指令流水线，译码部件缓存再次发生的异常信息，并执行上述异常处理过程，直至无异常发生；后端部件跳转并执行异常处理程序，按异常发生的时间顺序由后到先逐一对异常进行修复。

2、根据权利要求1所述的设备，其特征在于，所述译码部件包括：

异常缓冲器，用于缓存接收自指令重排序缓冲器的异常信息，并根据接收自微码地址生成器的选择信号将缓存的异常信息发送给微码地址生成器；

指令寄存器，用于存放当前正在执行指令的操作码字节；

微码地址生成器，用于从异常缓冲器和指令寄存器中选择信息，并对选择获取的信息进行译码产生微指令地址，按产生的微指令地址索引微指令存储器获取微指令；

微指令存储器，用于存储微指令，并根据接收自微指令选择器的选择信号将微码地址生成器索引获取的微指令发送给微指令选择器；

简单指令译码器，用于对指令寄存器中缓存的信息进行译码，并根据接收自微指令选择器的选择信号将译码产生的微指令发送给微指令选择器；

微指令选择器，用于从微指令存储器和简单指令译码器中选择微指令，并将选择获取的微指令发送给微指令生成器；

微指令生成器，用于对接收自微指令选择器的微指令进行译码，将译码后的微指令输出到译码总线上。

3、根据权利要求2所述的设备，其特征在于，所述微码地址生成器和微指令选择器为二路选择器，微码地址生成器优先处理从异常缓冲器中选择获取的信息，微指令选择器优先处理从微指令存储器中选择获取的微指令。

4、根据权利要求1所述的设备，其特征在于，所述发射部件进一步包括重命名逻辑，用于消除寄存器之间的写写相关和读写相关。

5、根据权利要求1所述的设备，其特征在于，所述执行部件的数量至少为一个。

6、一种对预处理微指令发生异常多层嵌套进行处理的方法，其特征在于，该方法包括：

A、指令重排序缓冲器保存计算机指令流水线中每条指令的状态信息，并保证指令的精确异常，在指令发生异常时将异常信息输出给取指部件、译码部件、发射部件和执行部件；译码部件在接收到这个异常信息后将其指令寄存器置为无效，并把这个异常信息缓冲在异常缓冲器中，并对缓冲的异常信息进行译码产生微指令地址；

B、译码部件按产生的微指令地址索引微指令存储器获取异常预处理微指令，并将获取的异常预处理微指令发送给后端部件，该后端部件包括发射部件、执行部件和指令重排序缓冲器，后端部件在执行接收的异常预处理微指令时如果再次发生异常，则执行步骤C；如果不发生异常，则执行步骤D；

C、后端部件刷空计算机的指令流水线，译码部件缓存再次发生的异常信息，并对再次发生的异常信息进行译码产生微指令地址，转而执行步骤B；

D、后端部件跳转并执行异常处理程序，按异常发生的时间顺序由后到先逐一对异常进行修复。