[发明专利]一种适用于台阶结构的自对准掺杂工艺

说明书

技术领域

本发明涉及光通讯系统技术领域，特别是一种适用于台阶结构的自对准掺杂工艺。

技术背景

随着微电子技术的飞速发展和微电子设计、制作水平的不断提高，基于新结构、新材料、新工艺的器件正在被越来越多的研制出来，以满足人们对器件性能的越来越高的要求。而许多新型微电子器件都具有三维立体结构，有别于传统器件的二维平面结构。这种三维立体结构不仅能够进一步减小器件尺寸，提高集成度，而且有助于减小器件功耗，提高器件的响应速度。但与此同时，具有三维结构的器件也对器件的工艺制作提出了更高的要求。三维结构中器件在高度方向上存在台阶，因此在光刻工艺中，由于曝光时台阶的上部和下部不处在同一个平面内，因而光刻的图形转移质量以及套刻精度会受到比较大的影响。

在日新月异的微电子机械系统(MEMS)领域以及光通讯系统中的光电集成领域，这种三维结构的尺寸更大(微米量级甚至几十、几百微米量级)，因此如果在已形成的三维结构中进行后续工序，光刻的套刻精度将很难得到保证，而且三维结构中台阶的高度越大，光刻套刻偏差也将会越大，因而在设计时所需要做出的让步也就越大。

比如需要在三维结构中的台阶下掺杂(热扩散方式或离子注入方式)，希望掺杂区离台阶边缘越近越好，但同时要求台阶上以及台阶侧壁被保护。在基于传统工艺思路的设计中，就需要使得掺杂区边缘与台阶边缘之间的间距足够大(具体数值视台阶高度而定)，以保证不会因为套刻偏差而将掺杂区扩展到台阶上部和侧壁部分。这种工艺让步的结果就会使得掺杂区相距台阶较远，这样不仅会增大器件功耗，更重要的是会使得器件的响应速度大为降低。

发明内容：

本发明的目的在于提供一种适用于台阶结构的自对准掺杂工艺，其特征在于，通过采用两次生长的掩模层以及对掩模层的各向异性干法刻蚀，台阶边缘与位于台阶下方的掺杂区边缘实现自对准，两者间距不再取决于光刻套刻偏差，而是由台阶侧壁上的第二掩模层厚度决定。

本发明一种适用于台阶结构的自对准掺杂工艺，包含以下步骤：

(1)生成第一掩模层；

(2)光刻定义台阶图形，刻蚀第一掩模层；

(3)刻蚀形成台阶结构；

(4)去除第一次光刻的残余光刻胶，保留剩余第一掩模层；

(5)生成第二掩模层；

(6)光刻定义掺杂区，用光刻胶作掩模各向异性刻蚀第二掩模层，形成掺杂区窗口；

(7)利用(6)中所定义的窗口进行选择性掺杂形成掺杂区；

在所述自对准工艺中，所述台阶边缘与所述掺杂区边缘的间距取决于所述第二掩模层的厚度，而不再由光刻套刻精度决定。

所述的台阶结构可由硅、锗硅合金、III-V族化合物半导体等与半导体工艺相兼容的材料来实现。

所述的掺杂区位于所述台阶下方，靠近所述台阶边缘处。

所述的第一掩模层应该不仅能够充当刻蚀所述台阶结构时的掩模，还应当能够充当所述步骤(7)中掺杂工艺的掩模。可由二氧化硅、氮化硅、氮氧化硅等可以进行干法刻蚀的材料。

所述台阶结构由干法刻蚀用RIE、ICP等离子刻蚀来实现，刻蚀时可由所述的第一掩模层充当刻蚀掩模，也可由光刻胶充当掩模。

如果完全由所述的第一掩模层来充当干法刻蚀所述台阶的掩模，所述第一掩模层的厚度不仅应大于干法刻蚀所述台阶时两种材料的刻蚀选择比与所述台阶的刻蚀深度的乘积，而且在干法刻蚀所述台阶之后，所述第一掩模层的剩余厚度应该仍然足够充当所述步骤(7)中掺杂工艺的掩模，即所述第一掩模层的厚度应足以充当两次掩模；如果干法刻蚀所述台阶时掩模由光刻胶充当，所述第一掩模层的厚度应大于所述步骤(7)中掺杂工艺的最小掩模厚度。

所述第二掩模层应为二氧化硅、氮化硅、氮氧化硅等可以进行各向异性干法刻蚀并能充当所述步骤(7)中掺杂工艺的掩模的材料，且与所述的第一掩模层可为同一种材料，也可为不同材料。

所述第二掩模层可由沉积、外延、高温合成等多种方式生成，但材料的生长应为各向同性，即在所述的台阶结构的侧壁及平面区域的层厚应该一致。

所述步骤(6)中第二掩模层的刻蚀应为各向异性，即刻蚀时的方向性较好，横向钻蚀较小。

所述步骤(7)中的掺杂区在形成时，所述台阶的上部由所述第一掩模层充当掩模，所述台阶的侧壁由所述第二掩模层充当掩模，而所述台阶的下部，可由所述第二掩模层充当掩模，也可由光刻胶充当掩模。