[发明专利]半导体器件及该半导体器件的制造方法

说明书

技术领域

本发明涉及一种半导体器件及该半导体器件的制造方法，尤其涉及一种为了控制MOS晶体管的电气特性而具有在栅极的正下方产生变形的多种材料的半导体器件及其制造方法。 

背景技术

较长时间以来，通过半导体元件的微细化，以谋求提高MOS晶体管性能。但是，近年来，产生这样的顾虑：即使实施了半导体元件的微细化，MOS晶体管也不能实现所期待的性能的提高。 

其原因之一是，伴随着微细化处理，为了控制MOS晶体管的阈值而向栅极正下方掺入杂质，使得MOS晶体管的载流子迁移率下降。而且，对伴随着MOS晶体管栅绝缘膜的薄膜化，电场强度的增大，载流子被压向栅绝缘膜，更多的载流子因栅绝缘膜的凹凸而变得杂乱无章，因此载流子的迁移率降低。 

因此，提出了如下的方案，即，通过硅氧化物等的产生变形的材料，在栅极正下方的沟道区域，使衬底的晶格变形，从而提高MOS晶体管的载流子迁移率(例如专利文献1)。 

然而，将电子作为载流子的N型MOS晶体管并将空穴作为载流子的P型MOS晶体管时，用于使载流子迁移率提高的变形的方向不同。因此，根据MOS晶体管有源区域的相同类型的变形成为如下关系，即，若提高一侧的载流子迁移率，则另一侧的载流子迁移率降低。 

因此，进一步地提出了具有如下结构的半导体器件，即，在N型MOS晶体管和P型MOS晶体管内谋求提高一侧的迁移率，同时防止另一侧的迁移率降低的半导体器件的结构。 

根据如上所提出的技术方案，提出在半导体器件中设置了形成有N型MOS晶体管的有源区域、形成有P型MOS晶体管的有源区域，以及分离这些有源区域的槽。因此，针对包围N型MOS晶体管周围的槽，提出了向与 连接源极区域和漏极区域的方向的槽相平行的槽和相垂直的槽内，填埋由氧化防止膜(例如，氮化硅)和氧化硅膜组成的产生变形的材料的方案。另一方面，针对包围P型MOS晶体管周围的槽，还提出了向与连接源极区域和漏极区域的方向的槽平行的槽内，填埋由氧化防止膜和氧化硅物组成的产生变形的材料，向与连接源极区域和漏极区域的方向垂直的槽内，仅填埋氧化硅物的方案。这样，在之后的氧化处理中，氧化硅物不长大，并且不对N型MOS晶体管的有源区域施加应力。另一方面，在与连接源极区域和漏极区域的方向垂直的槽中，氧化硅物长大，并且在P型MOS晶体管的有源区域中，向连接源极区域和漏极区域的方向施加压缩应力。因此，不但能够防止电子迁移率下降，而且能够提高空穴的迁移率(例如，专利文献2)。 

专利文献1：JP特开2004-235332 

专利文献2：JP特开2003-158241 

发明内容

(发明所要解决的问题) 

但是，在配置如专利文献2那样的产生变形的材料中，MOS晶体管有源区域所产生的变形仅由产生变形的一种材料的性质决定，因此很难将有源区域所产生的变形控制为所希望的状态。 

这样，则产生如下的问题，即，即使在MOS晶体管的有源区域产生的变形是固定的，在相对变形的电气特性的变化量产生偏差的情况下，也不能抑制MOS晶体管的电气特性的偏差。 

而且，存在如下的问题，即，不能对施加在MOS晶体管有源区域的变形进行更大范围的控制，使变形比仅由产生变形的一种材料性质所决定的变形更大。 

因此，本发明的目的在于，提供一种具有元件分离区域的半导体器件，该元件分离区域用于控制P型MOS晶体管或N型MOS晶体管的有源区域的变形，使其成为规定状态。 

(用于解决问题的方法) 

本发明的半导体器件，其特征在于，具有半导体衬底、形成在所述半导体衬底的有源区域、以包围所述有源区域的周围的方式形成的槽，而且，在所述槽内填埋有第一材料及第二材料的组合，其中，所述第一材料使所述有 源区域产生拉伸变形，所述第二材料使所述有源区域产生压缩变形，根据有源区域的栅电极长度方向的宽度或相邻的有源区域之间的距离，来决定所述第一材料和所述第二材料的组合比例，从而产生所述拉伸变形和所述压缩变形，从而能够解决上述问题。