[发明专利]用于控制DMA任务的执行的装置和方法

说明书

技术领域

本发明涉及用于控制DMA任务的执行的装置和方法。

背景技术

最近十年以来，集成电路的复杂性极大地提高了。为了支持各种应用，例如，但不局限于，多媒体应用、实时应用等，正在研究芯片上系统和其他多核集成电路。

现代的集成电路能够实质上并行执行大量任务。其中某些任务要求在存储器映射装置之间传输相对大量数据。多通道直接存储器存取(DMA)控制器可以管理多个数据传输，同时减少了来自集成电路核心(处理器)的加载。然而，DMA控制器还可以通过每当完成特定DMA任务时发布中断来加载这些核心。

以下所有的在此引用作为参考的专利和专利申请描述了各种DMA控制器：Olivier等人的美国专利6738881、Wunderlich的美国专利6122679、Amini等人的美国专利5450551、Farazmandnia等人的美国专利6728795、Kihara的美国专利4502117、Brewer等人的美国专利4556952、Riley等人的美国专利5838993、Wolford等人的美国专利5692216、5603050和5884095、Loyer等人的美国专利6298396、Morrison等人的美国专利6542940、Leichty等人的美国专利6041060、Goff等人的序列号为2004/0073721A1的美国专利申请、Takashi等人的序列号为20040037156A1的美国专利申请、Cheung的序列号为2004021618A1的美国专利申请、Hedeki等人的公开号为JP07168741A2的日本专利、Masahiko的公开号为JP06187284A2的日本专利、Yoshihiro的公开号为JP2004252533A2的日本专利、Tadayoshi等人的公开号为JP04324755A2的日本专利、Hiroyuki的公开号为JP2004013395A2的日本专利、Tetsuya的公开号为JP08249267A2的日本专利、Katsuyuki等人的公开号为JP02048757A2的日本专利以及Simon等人的公开号为WO2005/013084的PCT专利申请。

由于DMA任务的复杂性，所以大量DMA任务研究员在定义每一个DMA任务的优先级上花费了许多资源。这些优先级可以被定制于专用程序。

这就需要提供一种用于控制DMA任务的执行的装置和方法。

发明内容

一种如所附权利要求所述的用于控制DMA任务的执行的装置和方法。

附图说明

从以下结合附图的详细描述将更加全面地了解和理解本发明，其中：

图1示出了一种根据本发明实施例的装置；

图2示出了一种根据本发明实施例的DMA控制器；

图3示出了一种根据本发明实施例的总线接口；

图4示出了根据本发明实施例的文件寄存器的各个寄存器；

图5示出了一种根据本发明实施例的缓冲器描述符表；

图6示出了一种根据本发明实施例的四维缓冲器；

图7示出了一种根据本发明实施例的DMA通道和选定的DMA通道逻辑；

图8示出了根据本发明实施例在示范性数据传输操作中涉及的各个缓冲器；

图9是一种根据本发明实施例的在多个DMA任务请求之间进行仲裁的方法的流程图；

图10是一种根据本发明实施例的用于控制第一个DMA任务的执行的方法的流程图；

图11是一种根据本发明实施例的用于执行DMA任务的方法的流程图；

图12是一种根据本发明实施例的用于控制多个DMA任务的方法的流程图。

具体实施方式

以下附图示出了本发明的示范性实施例。它们并不是打算用来限定本发明的范围，而是帮助理解本发明的某些实施例。还要注意所有附图都不是按照比例绘制的。

DMA任务包括从一个位置到另一个位置的信息传输。DMA任务可以要求许多DMA事务处理(transaction)。每个DMA任务的DMA事务处理的数量响应于在DMA任务期间应当传输的数据的总大小与在单个DMA事务处理期间能够传输的数据的大小之间的关系。还要注意，DMA事务处理的数量可以响应于DMA事务处理的成功，这是因为在失败的DMA事务处理后面可以有数据的重发，该数据是在失败的DMA事务处理过程中要传输的数据。

单个DMA任务可以包括多个DMA子任务。单个DMA子任务可以包括要求多个DMA事务处理。DMA子任务与对多维缓冲器中单个维度的写入(或从其读出)有关。