[发明专利]集成电路处理级中的差错恢复

权利要求书

1.一种适用于数据处理装置的集成电路，所述集成电路能够执行数字数据处理且包括：

差错检测电路，能够监测在所述集成电路中的数字信号数值并且检测在预定时间窗口中的所述信号数值的转变，所述转变指示所述集成电路的操作中的差错；

存储单元，能够存储所述数据处理装置的恢复状态，所述恢复状态包括对应于所述集成电路的编程器模式的结构状态变量中的至少一个子集；

差错恢复电路，能够响应所述差错检测电路并能够使得所述集成电路使用所述存储的恢复状态从所述差错中恢复；

操作参数控制器，能够控制所述集成电路的一个或者多个性能控制操作参数；

其中，所述操作参数控制器根据所述差错检测电路所检测到的一个或多个差错特征来动态控制所述一个或多个性能控制参数中的至少一个，以维持操作中的差错的非零比率，所述差错恢复电路能够使得集成电路从所述操作中的差错中恢复，从而使得所述集成电路的数据处理继续。

2.如权利要求1所述的集成电路，其特征在于，其中所述恢复状态包括微结构状态变量中的至少一个子集。

3.如权利要求1或2所述的集成电路，其特征在于，其中所述差错检测电路安排成通过计算在所述第一采样时间的所述信号数值和第二采样时间(即，后续的采样时间)的所述信号数值之间的差值来检测所述转变。

4.如权利要求1或2所述的集成电路，其特征在于，其中所述差错检测电路被安排成通过检测在预定时间窗口内的所述信号数值中的任何状态转变来检测所述转变。

5.如上述权利要求中任意一项所述的集成电路，其特征在于，其中所述差错检测电路能够检测与所述集成电路的处理电路元件有关的输出信号中的差错。

6.如权利要求5所述的集成电路，其特征在于，其中所述集成电路具有差错检测电路亚稳定窗口，所述亚稳定窗口与所述有关处理电路元件的建立窗口相互排斥。

7.如权利要求5或6所述的集成电路，其特征在于，其中所述集成电路包括多个与多个处理电路元件各自相关的差错检测电路。

8.如权利要求5至7中任意一项所述的集成电路，其特征在于，其中所述集成电路具有包括多个流水线级的指令流水线。

9.如权利要求7所述的集成电路，其特征在于，其中所述相关的处理电路元件是适用于在所述多个流水线级相连各个之间传递数据的锁存器。

10.如权利要求5至9中任意一项所述的集成电路，其特征在于，其中所述差错检测电路包括至少一个安排用于延迟输入数字信号的延迟元件，从而能够在所述处理电路元件的建立时间周期内发生所述转变时检测所述转变。

11.如上述权利要求中任意一项所述的集成电路，其特征在于，其中所述差错检测电路包括0变成1的转变检测器和1变成0的转变检测器中的至少一个。

12.如权利要求5至11中任意一项所述的集成电路，其特征在于，其中所述差错恢复电路包括至少一个稳定流水线级，所述稳定流水线级能够在将所述输出作为所述集成电路的状态变量提交之前确认所述多个流水线级的输出数值。

13.如权利要求12所述的集成电路，其特征在于，其中所述集成电路包括数据转发电路，所述数据转发电路能够将直接来自多个流水线级中的特定一个流水线级的，用所述特定流水线级所计算的数值提供给所述多个流水线级中的另一个不同的流水线级，以为不同流水线级的输入数值使用。

14.如上述权利要求中任意一项所述的集成电路，其特征在于，其中所述存储单元是寄存器组，能够存储确认的状态变量，所述确认的状态变量是已经确认不会受到操作中的差错影响的变量。

15.如权利要求1至14中任意一项所述的集成电路，其特征在于，其中所述集成电路包括推测寄存器组，所述推测寄存器组能够存储还没有确认不受所述操作中的差错影响的推测状态变量，并且其中所述存储单元是确认寄存器组，用于存储已经被确认识是正确数值的确认状态变量。

16.如权利要求15所述的集成电路，其特征在于，其中所述差错恢复电路能够在所述差错检测电路检测到操作中的差错的情况下以所述确认寄存器组中的所述确认状态变量中的相对应的变量来取代在所述推测寄存器组中的所述推测状态变量中的子集。